ASIC/SoC設計

FPGA設計

デジタルIC設計

【町田】FPGA設計・検証◆超高速通信分野で圧倒的な技術力◆東証スタンダード上場

【町田勤務確約！家庭と両立できる開発職/平均残業15h/働きやすさ◎落ち着いた職場環境/安定基盤 × 長期就業】

産業用電子機器の分野で60年以上の歴史と実績を持つ当社にて、町田本社を拠点にFPGA設計の中心メンバーとしてご活躍いただけるポジションです。

■業務内容
産業機器向けの自社製品および受託製品に対し、FPGAの設計・検証を中心とした開発業務をご担当いただきます。
＜具体的には＞
・顧客との仕様調整
・FPGA設計（VHDL／Verilog-HDL）
・実機デバッグ・評価（オシロスコープ、プロトコルアナライザ等）
・量産設計（製造・検査工程を考慮した設計）
・納品後フォロー（動作確認・技術サポート）
・生産中止部品発生時の維持設計（長期供給に伴うリプレース対応）

＜開発環境と業務の特徴＞
・上流～下流までの一貫開発のため、FPGAの深い理解と幅広い技術力が身につく環境
・FPGA設計だけでなく、電子回路領域にも関わりたい方にも最適

■アバールデータのFPGA技術が選ばれる理由
◎画像入力ボード領域では国内シェアNo.1の実績
◎超高速通信／画像処理分野の専門企業として、技術者からの信頼が厚い
◎大手企業と直接取引で、難易度の高い案件にも携われる環境

■ 働き方・制度
・平均残業：15時間
・平均勤続年数：16.2年 （男性16.2年 女性16.3年）
・有給休暇取得率：78.4%
・プラチナくるみん認定：男女共に育休取得実績あり（過去3年：男性7名・女性7名）女性育休復帰率100％
・健康経営優良法人／ユースエール認定
・町田駅からバス利用可・自転車通勤可（駐車場あり）

■配属先情報：
開発部（ハードウェアエンジニア担当）約50名。20～50代
和やかな雰囲気の中で腰を据えて技術力を磨ける組織構成です。

変更の範囲：会社の定める業務

学歴不問

＜応募資格/応募条件＞
■いずれか必須：
・VHDL・Verilog-HDLの設計経験
・中規模FPGA（Intel/XILINX）設計経験（大規模FPGAも大歓迎）

■歓迎：
・高速シリアル信号（SerDes）/DRAM（DDR2/3/4）の知識

＜勤務地詳細＞
本社
住所：東京都町田市旭町1-25-10
勤務地最寄駅：JR横浜線／町田駅
受動喫煙対策：その他（敷地内禁煙（屋外喫煙可能場所あり））
変更の範囲：会社の定める事業所

＜勤務地補足＞
■自転車通勤可（全従業員利用可）
■従業員専用駐車場あり（一部従業員利用可）

＜転勤＞
無
厚木（製造）、海老名（営業）、山梨R&Dセンター（研究開発）といった拠点もありますが、今回の募集職種は町田に開発機能が集約されているため、基本的に町田で長期的にキャリアを築いていただける環境です。

＜在宅勤務・リモートワーク＞
相談可（在宅）

＜予定年収＞
500万円～720万円

＜賃金形態＞
月給制

＜賃金内訳＞
月額（基本給）：270,000円～400,000円

＜月給＞
270,000円～400,000円

＜昇給有無＞
有

＜残業手当＞
有

＜給与補足＞
■賞与実績：年2回
■適用期間については1年とし、1年後以降は残業代込みとなる可能性

賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。

＜勤務時間＞
9:00～17:45 （所定労働時間：8時間0分）
休憩時間：45分（12:00～12:45）
時間外労働有無：有
＜その他就業時間補足＞
残業15H

完全週休2日制（休日は会社カレンダーによる）
年間有給休暇10日～20日（下限日数は、入社半年経過後の付与日数となります）
年間休日日数121日

■その他：※年2～3回土曜出勤あり（会社カレンダーによる）

■有給休暇：初年度10日、最高20日/時間有休制度有

通勤手当、家族手当、健康保険、厚生年金保険、雇用保険、労災保険、退職金制度

＜各手当・制度補足＞
通勤手当：■会社規定に基づき支給
家族手当：■会社規定に基づき支給
社会保険：■社会保険完備
退職金制度：確定給付企業年金（DB）制度

＜定年＞
60歳

＜教育制度・資格補助補足＞
■資格取得支援制度（全従業員利用可）

＜その他補足＞
■在宅勤務（一部従業員利用可）
■時短制度（一部従業員利用可）
■出産・育児支援制度（全従業員利用可）