ASIC/SoC設計

FPGA設計

デジタルIC設計

【横浜】プロジェクトリーダー（SoC/ASIC フロントエンド設計・検証）◆年休130日

【半導体開発／LSI 開発のスペシャリスト集団／完全週休二日制（土日祝休み）・年休130日】

■募集背景
ＣＭエンジニアリング株式会社は、LSI・FPGA開発の上流工程に特化した技術集団で、長期継続するプロジェクトを複数担当しています。近年、若手～中堅クラスの採用が順調に進んでいる一方、技術面と育成の両面からプロジェクトを牽引できる経験者が不足している状況です。新規プロジェクトも多く立ち上がっており、数名のチームを率いながら技術判断や品質確保を担えるプロジェクトリーダーを求めています。40～50代を中心に60代のエンジニアも活躍しており、年齢ではなく技術力と現場力を重視する文化の中で“生涯現役”として長期キャリアを築ける環境です。

■職務概要：
20～30名体制で進行する大規模開発の中で、サブプロジェクトのリーダーとして、技術とマネジメントの両面を担当します。仕様調整、基本・機能設計、RTL設計、検証戦略立案、チップ全体～単体の検証など、ご経験に応じてハンズオンで工程に携わりながら、メンバーの進捗・品質・リスク管理を行います。顧客との仕様折衝、レビュー推進、課題管理、納期調整といった対外コミュニケーションにも関わり、技術力とプロジェクト運営力を両立して発揮いただくポジションです。

■プロジェクト環境
担当いただくプロジェクトは、20～30名規模で長期継続する大規模開発です。全体のアーキテクチャや工程を共有しつつ、その中から複数の小規模プロジェクト（数名程度の小ユニット）を切り出し、各ユニットが専門領域を持って並行して開発を進めています。今回お任せするのは、その小ユニットを技術的にリードし、課題抽出・仕様確認・レビューなどを主導するポジションです。
また、本プロジェクトは、コミュニケーションが密にとれる風通しがよい現場です。困った時にすぐ隣の席で相談でき、レビューや仕様判断もスピーディに進むため、技術力のある方が力を存分に発揮できる環境が整っています。

変更の範囲：会社の定める業務

＜最終学歴＞大学院、大学、短期大学、専修・各種学校、高等専門学校卒以上

＜応募資格/応募条件＞
■必須：
1.SoC/ASICのフロントエンド設計経験（5年以上）
2.VerilogHDLを用いた論理回路の設計・検証経験（5年以上）
3.プロジェクトマネージメントの経験（3年以上）
■歓迎：
・SystemVerilog、SVA、UVMの知識
・ARM/RISC-V等CPUの知識、CPU内臓LSIのインテグレーション経験
・PCI Expess、USB等の高速シリアルインターフェースの設計・検証経験
・C++、Javaなどのオブジェクト指向言語の知識

＜勤務地詳細＞
本社
住所：東京都品川区西五反田2-18-2 いちご五反田ウエストビル
勤務地最寄駅：山手線／五反田駅
受動喫煙対策：屋内全面禁煙
変更の範囲：会社の定める事業所

＜勤務地補足＞
配属は本社となり、勤務先は横浜市内某所の客先常駐となります。
100％出社、リモートワーク無し。

＜転勤＞
無
補足事項なし

＜予定年収＞
800万円～1,000万円

＜賃金形態＞
年俸制
補足事項なし

＜賃金内訳＞
年額（基本給）：8,000,000円～10,000,000円

＜月額＞
666,666円～833,333円（12分割）

＜昇給有無＞
有

＜残業手当＞
有

＜給与補足＞
※予定年収はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
■昇給：年1回(4月)
■賞与年2回（6月、12月）

賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。

＜標準的な勤務時間帯＞
8:45～17:30
時間外労働有無：有

＜時短勤務＞
相談可

完全週休2日制（休日は土日祝日）
年間有給休暇10日～20日（下限日数は、入社直後の付与日数となります）
年間休日日数130日

完全週休２日制(土・日)、祝日、GW、夏季休暇 、年末年始休暇、有給休暇、慶弔休暇、育児休暇、産前産後休暇、介護休暇

通勤手当、健康保険、厚生年金保険、雇用保険、労災保険、退職金制度

＜各手当・制度補足＞
通勤手当：補足事項なし
社会保険：社会保険完備
退職金制度：勤続3年以上を対象

＜定年＞
60歳
定年後は嘱託社員として1年毎に65歳まで延長あり

＜教育制度・資格補助補足＞
・OJT
・Off-JT
※充実したオンライン研修有(コミュニケーション、ビジネス知識等)

＜その他補足＞
・慶弔見舞金制度
・退職金制度
・保険組合保養所
・レクリエーション施設