半導体デジタルレイアウト設計エンジニア
- ASIC/SoC設計CAD/EDAエンジニアデジタルIC設計
- 東京都 神奈川県
- 年収500万~700万円年収700万~1000万円その他
- 提供元:EN転職
- 掲載日:2026年03月17日
求人AIによる要約
【半導体デジタルレイアウト設計エンジニア募集!】
先端プロセスでのタイミング収束のスペシャリストを求めています。このポジションでは、半導体デジタル回路設計のバックエンドにおける重要な役割を担い、タイミング設計業務全般をご担当いただきます。具体的には、SDCの作成・検証やSTAを実施し、タイミングエラーへの対応を行います。即日参画可能なため、あなたのスキルを早速活かすチャンスです。長期的なキャリア形成が期待できる環境で、一緒に最先端の技術に挑戦しませんか?
【おすすめポイント】
・即日参画可能で、キャリア形成を支援する環境
・タイミング設計の専門知識を活かせるチャンス
・先端プロセスに携わり、技術者としての成長を促進
※提供元サイトへリンクします
OUTLINE
ASIC/SoC設計
CAD/EDAエンジニア
デジタルIC設計
【渋谷駅至近】先端プロセスにおけるタイミング収束のスペシャリストを募集!
現在、プロジェクトの本格稼働に伴い、タイミング設計(STA)を専任で担当いただける方を急募しています。即日からの参画が可能で、長期的なキャリア形成ができる環境です。
<業務内容>
半導体デジタル回路設計におけるバックエンド工程の要、タイミング設計業務全般をお任せします。
・SDCの作成・検証
設計仕様に基づき、
クロック定義、
入出力遅延、タイミング
例外等の制約条件を新規作成
または既存環境
の最適化を行います。
・STAの実施
PrimeTimeやTempusを用いた
セットアップ/ホールドタイム、
クロックゲーティング、
リカバリ/リムーバルチェック
等の解析。
マルチコーナー、
マルチモードでのタイミング検証。
・Timing ECOの実施
タイミングエラーに対する
バッファ挿入、ゲートサイズ変更、
配線修正等の修正指示作成。
配置配線チームと連携した
タイミング収束の推進。
・SDCの組み上げ経験
ゼロベースからの作成、
あるいは
大規模な修正経験。
・デバッグ・提案能力
タイミングレポートを
読み解き、
Violationの根本原因を
特定し、
的確な改善策を提案できる
こと。
・EDAツール使用経験
以下のいずれか、
または両方の実務経験。
PrimeTime (Synopsys社)
Tempus (Cadence社)
【歓迎スキル】
・デバイス特性の理解
データシートに記載された
DC/AC特性を正しく理解し、
設計に反映できる知識。
・CTS(Clock Tree Synthesis)戦略
クロックツリー構築における
戦略立案や、
スキュー調整の最適化手法
に関する知識・経験。
交通
渋谷駅から徒歩8分
他の勤務地の求人
東京都小平市
神奈川県横浜市
神奈川県川崎市
東京都渋谷区
東京都渋谷区
他の勤務地も見る(19件)
COMPANY
※提供元サイトへリンクします
当サイトの情報は、情報提供元から自動取得した内容を掲載しており、一部情報が最新でない可能性があります。最新の内容については、直接情報提供元でご確認ください。