【千歳】デバイス開発用TEG (Test Element Group) 設計エンジニア
- ASIC/SoC設計デバイス開発エンジニア前工程プロセス開発
- 北海道
- 年収500万~700万円年収700万~1000万円その他
- 提供元:doda
- 掲載日:2026年03月10日
求人AIによる要約
半導体業界の未来を共に築くTEG設計エンジニアを募集中!最先端の2nm世代及びBeyond 2nmロジック開発に挑戦し、デバイス技術者やプロセスインテグレーション技術者と連携しながら、創造的なTEG設計・レイアウトを行います。日本の半導体産業の復興を目指す当社は、政府や大手企業と強力に連携し、次世代半導体の研究開発を進行中です。最前線で技術革新を支えるチャンスをお見逃しなく!
【おすすめポイント】
・2nm世代及びBeyond 2nmの先端技術に関与できる
・政府と主要企業からの強力な支援を受けた国家プロジェクト
・創造性を活かしたTEG設計に携わる実践的な職場環境
※提供元サイトへリンクします
OUTLINE
ASIC/SoC設計
デバイス開発エンジニア
前工程プロセス開発
【千歳】デバイス開発用TEG (Test Element Group) 設計エンジニア
半導体×政府と主要企業がバックアップする国家プロジェクト/人員強化のための増員募集~
【業務内容】
2nm世代、及びBeyond 2nmの先端ロジック開発におけるTEG設計を担っていただきます。デバイス技術者とプロセスインテグレーション技術者と協働しながら高度なTEG設計・レイアウトを遂行していただきます。
【専門性】
半導体TEG設計、Kerf設計、Mark設計、レイアウトを主業務とし、より高度な2nm世代、Beyond 2nm世代の技術開発基盤を支える創造的TEG設計に従事していただきます。
【Rapidusについて】
■日本の半導体を再び世界へ
半導体は「産業のコメ」ともいわれる、今やあらゆる技術の開発、進化に欠かせないものとなっています。かつては世界でも最先端の半導体製造国であった日本ですが、現在は海外の半導体やファウンドリが台頭し、日の丸半導体は劣勢にあります。そんな中で最先端の2ナノ半導体及びさらにその先の次世代半導体の国内量産を目指し、設立されたのが当社です。
■産官学連携について
大手企業8社から総額73億円の出資を受け、「ポスト5G基金事業」による次世代半導体の研究開発プロジェクトの委託先として新エネルギー・産業技術総合開発機構(NEDO)から開発事業費700億円を受けています。また、技術研究組合最先端半導体技術センター(LSTC)と連携して2020年代後半に2nm世代の最先端ロジック半導体の短TATによる量産実現を目指しています。
変更の範囲:会社の定める業務
<応募資格/応募条件>
■必須条件:
・TEG設計、レイアウト、デバイス開発もしくはプロセス技術開発の実務・研究等の経験者(5年以上)、または大学院(修士課程)修了以上※修了見込含む
<語学力>
歓迎条件:英語中級
IIM(千歳工場)
住所:北海道千歳市
受動喫煙対策:屋内全面禁煙
変更の範囲:会社の定める事業所(リモートワーク含む)
<転勤>
当面なし
<在宅勤務・リモートワーク>
相談可
<オンライン面接>
可
400万円~900万円
<賃金形態>
年俸制
<賃金内訳>
年額(基本給):4,000,000円~9,000,000円
<月額>
333,333円~750,000円(12分割)
<昇給有無>
有
<残業手当>
有
<給与補足>
経験とスキルにより検討
賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。
フレックスタイム制(フルフレックス)
休憩時間:60分
時間外労働有無:有
<標準的な勤務時間帯>
8:30~17:00
年間有給休暇6日~10日(下限日数は、入社直後の付与日数となります)
年間休日日数120日
年末年始、創立記念日(8/10)・年次有給休暇(初年度6日~10日、勤続年数に応じて最大20日)
<各手当・制度補足>
通勤手当:補足事項なし
社会保険:補足事項なし
厚生年金基金:補足事項なし
<定年>
65歳
<教育制度・資格補助補足>
OJTでの研修教育を想定
<その他補足>
補足事項なし
COMPANY
※提供元サイトへリンクします
当サイトの情報は、情報提供元から自動取得した内容を掲載しており、一部情報が最新でない可能性があります。最新の内容については、直接情報提供元でご確認ください。