IO Cell Designer

ASIC/SoC設計その他ミックスドシグナルIC設計

想定年収年収500万～700万円、年収300万～500万円、年収300万円未満

勤務地神奈川県

Smart Overview

半導体業界におけるIO Cell Designerのポジションでは、先進的なFINFET/Nanosheetや自動車向けの2.5D/3DチップレットIO回路設計を担当します。内蔵回路のESD保護と併せて、IOテストチップ設計やライブラリのタイミング/電力キットの特性評価も行います。電気工学または物理学の修士号（博士号が望ましい）を持ち、半導体デバイスやアナログ・デジタル回路、信号/電力の整合性、ESD保護に関する深い知識を有する方を求めています。

【おすすめポイント】
・最先端技術を駆使した回路設計に携わるチャンス
・高い専門性を活かせる職場環境
・多様な技術領域に挑戦できる魅力的な役割

募集職種

ASIC/SoC設計

その他

ミックスドシグナルIC設計

仕事内容

Job scope :

1.Advanced (FINFET/Nanosheet), specialty, automotive, 2.5D/3D chiplet IO circuit design (w/ built-in circuit co-optimized ESD protection)

2. IO testchip design & library timing/power kits characterization.

Qualifications (Education, Skills, Certificates, etc.) :

1. EE/Physics MS or above (PhD is preferred) with following one (or multi-) technical knowledge & expertise

- Semiconductor device

- Analog/digital/RF/power circuit

- Signal/power integrity, IREM and timing analysis & sign-off

- ESD protection

All qualified applicants will receive consideration for employment without regard to race, color, religion, sex, sexual orientation, gender identity, national origin, or disability.

勤務地

Yokohama

会社概要

TSMC Design Tech. Japan, Inc.