半導体回路設計エンジニア
- ASIC/SoC設計テスト開発エンジニア品質保証エンジニア
- 東京都
- 年収500万~700万円年収700万~1000万円
- 提供元:EN転職
- 掲載日:2026年02月20日
求人AIによる要約
最先端の半導体開発に欠かせないDFT(Design For Test)の専門家を募集!渋谷を拠点とする長期プロジェクトで、あなたの経験と「テストの勘所」を次世代製品の品質向上に活かしませんか?業務には、DFT仕様の検討からテストパタンの生成、回路実装・検証、論理等価検証まで、多岐にわたる工程が含まれます。新しい挑戦を通じて、高品質なシリコンの実現を目指しましょう!
【おすすめポイント】
・DFTの全工程に携わるチャンス
・渋谷の最前線で働く環境
・次世代半導体の品質向上に貢献できる役割
※提供元サイトへリンクします
OUTLINE
ASIC/SoC設計
テスト開発エンジニア
品質保証エンジニア
「設計の仕上げ」から「品質の要」へ!
最先端半導体の開発において、今や欠かせない存在であるDFT(Design For Test)。
今回は、流行の発信地・渋谷を拠点とする長期プロジェクトで、DFT実装・検証のスペシャリストを募集します。あなたの培った「テストの勘所」を、次世代製品の品質向上に注ぎ込んでみませんか?
<業務内容>
高品質なシリコンを実現するため、上流の仕様検討からテストパタン生成まで一貫して携わっていただきます。
・DFT仕様検討
テスト容易化設計の戦略立案、
アーキテクチャの定義。
・DFT回路実装・検証
Scan、BIST(Memory/Logic)、
Boundary Scanなどの回路挿入
および動作検証。
・論理等価検証
DFT挿入前後での論理的一貫性
の確認。
・ATPG(自動テストパタン生成)
高い故障検出率を確保する
ためのパタン生成・評価。
・実負荷シミュレーション
タイミング遅延を考慮した
実動作レベルでの
シミュレーションによる
動作保証。
・デバイス特性の深い理解
データシートに記載された
DC特性およびAC特性を
正確に読み解き、設計に反映
できる方。
・CTS戦略の立案
クロック・ツリー・シンセシス
においてスキューやレイテンシを
最適化するための戦略を
自ら構築できる方。
【歓迎スキル】
・解析・修正能力
DFT-DRCの結果から違反原因を
特定し、最適な回路修正仕様の
検討から実装まで完結できる方。
・形式検証の経験
FormalityまたはConformal-LEC
を用いた
Formal Verificationの実務経験。
交通
渋谷駅から徒歩8分
他の勤務地の求人
東京都青梅市
東京都千代田区
東京都千代田区
東京都千代田区
東京都千代田区
他の勤務地も見る(22件)
COMPANY
※提供元サイトへリンクします
当サイトの情報は、情報提供元から自動取得した内容を掲載しており、一部情報が最新でない可能性があります。最新の内容については、直接情報提供元でご確認ください。