半導体デジタル回路設計

Smart Overview

半導体業界での新たなキャリアを築きませんか？私たちは、デジタル回路設計（RTL設計）および検証を担当するエンジニアを募集しています。このポジションでは、通信用LSIの開発に携わり、Verilog-HDLやNCVerilog、SpyGlass、Unixといった先進的な開発環境でスキルを活かすことができます。最先端の技術に触れながら、専門知識を深め、チームと共にプロジェクトをリードするチャンスです。あなたの挑戦をお待ちしています！

【おすすめポイント】
・最先端のデジタル回路設計に携われる
・使用するツールは業界標準のVerilog-HDLやNCVerilog
・成長機会が豊富で、スキルを磨ける環境

募集職種

ASIC/SoC設計

FPGA設計

デジタルIC設計

仕事内容

半導体デジタル回路設計（RTL設計）および検証。 通信用LSIの開発業務です。【開発環境】Verilog-HDL,NCVerilog,SpyGlass、Unix

求めている人材

＜必須＞・Verilogの読み書きが出来る・論理回路の設計・検証の経験・LinuxまたはUnix環境での開発経験・Unix/Linux コマンドを扱えること＜あればよい＞・NCVerilog,SpyGlassの使用経験■ブランク歓迎ブランクがある方も歓迎します！

勤務地

神奈川県横浜市神奈川区（最寄駅：神奈川新町駅　徒歩5分）



交通
神奈川新町駅　徒歩5分（在宅勤務の可能性あり）



他の勤務地の求人




東京都渋谷区



東京都渋谷区



東京都渋谷区



東京都渋谷区



東京都渋谷区





他の勤務地も見る（7件）

給与

月給 50万円～65万円※想定年収 600万円～780万円 上記額にはみなし残業代を含みます。※超過分は全額支給いたします。みなし残業代 83,925円 ～ 109,075円みなし残業時間 25時間上記額にはみなし残業代（月25時間分、83,925円分～109,075円分）を含みます。※超過分は全額支給します。 【試用期間】試用期間あり試用期間の長さ：2ヶ月雇用形態、給与は本採用時と同じです。

勤務時間

9:00 ～ 17:30 実働時間：7時間45分/日標準労働時間：1日あたり7.75時間

休日休暇

完全週休2日制◇ 完全週休2日制◇ 年間休日120日以上◇ 夏季休暇◇ 年末年始休暇◇ ゴールデンウイーク休暇

福利厚生

・交通費支給あり。・ミニボーナス（7月、12月、年2回）あり。・昇給（4月、年1回）あり。・転居支援金（地方都市の場合）あり。・勤続10年表彰あり。・無料でeラーニングを受講受け放題。・親身になってキャリア、生活などの相談してくれる担当がいる。・従業員の懇親会（親睦を深める）の無料イベント多数　（高尾山ビアガーデン、忘年会、ハイキング等など）

会社概要

テクノヒューマンパワー株式会社