IO Cell Designer

ASIC/SoC設計その他ミックスドシグナルIC設計

想定年収年収500万～700万円、年収300万～500万円、年収300万円未満

勤務地神奈川県

Smart Overview

半導体業界での革新を担うチャンス！FINFET/Nanosheetや自動車向けの2.5D/3DチップレットIO回路設計に関与し、EAD保護を最適化した設計を手掛けるプロフェッショナルを募集しています。最先端のIOテストチップ設計とライブラリのタイミング・パワー特性の評価に携わり、半導体デバイスの知識やアナログ/デジタル回路の理解を活かすことができます。EE/Physicsの修士以上（PhD推奨）を対象に、多様な技術に精通した方を歓迎します。

【おすすめポイント】
・最先端の半導体技術に携われるチャンス
・多様な回路設計スキルを活かす環境
・キャリアを更にステップアップできる職場

募集職種

ASIC/SoC設計

その他

ミックスドシグナルIC設計

仕事内容

Job scope :

1.Advanced (FINFET/Nanosheet), specialty, automotive, 2.5D/3D chiplet IO circuit design (w/ built-in circuit co-optimized ESD protection)

2. IO testchip design & library timing/power kits characterization.

Qualifications (Education, Skills, Certificates, etc.) :

1. EE/Physics MS or above (PhD is preferred) with following one (or multi-) technical knowledge & expertise

- Semiconductor device

- Analog/digital/RF/power circuit

- Signal/power integrity, IREM and timing analysis & sign-off

- ESD protection

All qualified applicants will receive consideration for employment without regard to race, color, religion, sex, sexual orientation, gender identity, national origin, or disability.

勤務地

Yokohama

会社概要

TSMC Design Tech. Japan, Inc.