【Chiplet IO Architect（上級職）】年休129日★経験者募集
- ASIC/SoC設計その他ミックスドシグナルIC設計
- 神奈川県
- その他
- 提供元：マイナビ転職
- 掲載日：2025年11月17日
求人AIによる要約
【Chiplet IO Architect（上級職）】年休129日★経験者募集
世界最先端の半導体技術を活用した、Chiplet化に伴うIOおよびインターフェイス仕様設計の顧客コンサルティング業務をお任せします。具体的には、モノリシック型からChiplet化に対応し、複数のDieに分散した入出力制御や接続、アナログIP（PCIe、CXL、Ethernet、高速SerDes、メモリIFなど）の設計を行います。業務を通じて専門性を高めながら、次世代技術の最前線で活躍できる環境が整っています。
【おすすめポイント】
・年休129日でワークライフバランスを実現
・最先端技術に携わる経験を積めるチャンス
・専門性を高めるための多様なプロジェクトに参画可能
※提供元サイトへリンクします
OUTLINE
ASIC/SoC設計
その他
ミックスドシグナルIC設計
仕事内容
【世界最先端技術を活かし、専門性を高められる環境】Chiplet化に伴うIO＆インターフェイス仕様設計対応の顧客コンサルティングをお任せします。
具体的には
【Chiplet化に伴う以下のコンサルティング】従来のモノリシック型の1chipからChiplet化に向けた外部入出力＆Interface信号の制御・接続・分散回路機能を複数のDieに分散した際の入出力＆Interface信号制御・接続・分散Chiplet化に伴うアナログIP (PCIe,CXL,Ethernet,高速SerDes,メモリIF等) の入出力＆Interface信号制御・接続・分散外部入出力に直結だったHardMacroをChiplet化により複数Chip化した際の入出力＆Interface信号制御・接続・分散【雇入れ直後】上記業務【変更の範囲】会社の定める業務全般
◆Multi-Die対応の AI, ネットワーキング, HPC 向け製品等に適用されたChiplet 各Dieに対する IO(入出力信号)仕様の定義
◆アーキテクチャ/Microアーキテクチャ仕様の定義
◆上記技術を直接顧客に対してコンサルティングができる方
◆Chiplet適応時の外部IO(入出力)＆Interface信号の制御・分散・接続技術経験
◆外部IO(入出力)＆Interface信号仕様観点での適切な機能回路Partitioning化の立案技術経験
◆Chiplet化したことによる複数の各機能回路chip Dieに対する入出力＆Interface信号仕様の定義・妥当性確認・判定
マイナビ転職の勤務地区分では…
神奈川県
初年度の年収
初年度年収は、入社後向こう一年間に支給される予定の金額で、基本給に諸手当と前年度の標準的な査定ベースの賞与額を加えたものです。
諸手当には、採用対象者に一律支給される予定の固定手当、平均残業時間を基準とした想定される時間外勤務手当を含みます。歩合給やインセンティブは含みません。
初年度年収は、入社される方のスキルや経験によって必ずしも一定ではありませんので、検索した年収額と実際に入社した際の金額は異なる場合があります。
1200万円～1500万円
COMPANY
※提供元サイトへリンクします
当サイトの情報は、情報提供元から自動取得した内容を掲載しており、一部情報が最新でない可能性があります。最新の内容については、直接情報提供元でご確認ください。