半導体業界をひとでつなぐ

LAYLA-HR

Global Unichip Japan株式会社

【ASIC / SoC – FED設計リーダー(合成/STA/etc)】年休129日

Global Unichip Japan株式会社
  • ASIC/SoC設計デジタルIC設計プロジェクトマネージャー
  • 神奈川県
  • その他
  • 提供元:マイナビ転職
  • 掲載日:2025年11月17日

求人AIによる要約

半導体業界でのキャリアアップを目指す方に最適なチャンスです!ASIC/SoCのFED設計リーダーとして、論理合成やタイミング解析を担い、プロジェクト管理やチーム運営にも関与します。顧客との調整や設計内容の説明を行いながら、設計フローの改善にも積極的に取り組むことで、グローバルな技術力を習得できます。入社後は、先輩社員からのOJTを通じて、実践的なスキルを身につけられる環境が整っています。

【おすすめポイント】
・論理合成やタイミング解析に携われる専門的な業務
・プロジェクト管理能力が向上するチーム運営
・OJTによる実践的なスキル習得が可能なサポート体制

この求人に応募する

※提供元サイトへリンクします 

OUTLINE

ASIC/SoC設計

デジタルIC設計

プロジェクトマネージャー

仕事内容


【グローバルな技術力を身につけられる環境】ASIC/SoC FED設計業務で論理合成やタイミング解析を担当しチーム運営やプロジェクト管理にも携わります。
具体的には

ASIC/SoCのFED設計リーダーとして、論理合成やSTA(タイミング解析)、SDC(タイミング制約)の作成業務を担当します。チームメンバーの進捗管理や技術面でのサポート、顧客への設計内容の説明や調整業務も行います。HQと連携し、設計フローの改善活動に携わりながら、DFT/BEDメンバーとの協調設計も進めていきます。【雇入れ直後】上記業務【変更の範囲】会社の定める業務全般




<入社後の流れ>
【OJTによる業務習得】入社後は先輩社員の指導のもと、設計業務やプロジェクト管理の流れをOJTで実践的に学んでいきます。【チームでのサポート体制】日々の業務はチームで進めるため、わからないことがあればすぐに相談できる環境が整っています。

【必須】
高専卒業以上
5年以上のASIC設計における論理合成/STA等の実務経験
5年以上のASIC設計におけるSDC(タイミング制約)の作成経験
5年以上のASIC設計における顧客リリース物の確認・調整・QA・FB実施経験
3年以上のASIC設計におけるレイアウト設計担当者との交渉・調整経験
【歓迎】
論理検証(ダイナミック検証)、形式検証(フォーマル・ベリフィケーション)の実務経験
UPFを使用したLowPower設計経験
アウトソーシング含めたチーム・マネジメント経験
英会話力:海外顧客と折衝できる程度

【本社】神奈川県横浜市西区みなとみらい3-6-1 みなとみらいセンタービル12階※転勤当面なし【雇入れ直後】上記事業所【変更の範囲】会社の定める各事業所

マイナビ転職の勤務地区分では…
神奈川県

【年俸制】800万円~1500万円※12分割した金額を毎月支給※経験・年齢・能力を考慮して決定いたします※試用期間3ヶ月(待遇変更なし)



初年度の年収




初年度年収は、入社後向こう一年間に支給される予定の金額で、基本給に諸手当と前年度の標準的な査定ベースの賞与額を加えたものです。
諸手当には、採用対象者に一律支給される予定の固定手当、平均残業時間を基準とした想定される時間外勤務手当を含みます。歩合給やインセンティブは含みません。
初年度年収は、入社される方のスキルや経験によって必ずしも一定ではありませんので、検索した年収額と実際に入社した際の金額は異なる場合があります。




800万円~1500万円

〇専門業務型裁量労働制(1日8時間)標準的な勤務時間帯 9:00~18:00

年間休日129日完全週休二日制(土日祝)GW休暇夏季休暇(5日)年末年始休暇(5日)

社会保険完備退職金制度受動喫煙対策:屋内禁煙

COMPANY

会社名:Global Unichip Japan株式会社
この求人に応募する

※提供元サイトへリンクします 

SEARCH