【ASIC / SoC －STDセル開発技術者】年休129日
- ASIC/SoC設計CAD/EDAエンジニアデジタルIC設計
- 神奈川県
- 年収1000万円以上その他
- 提供元：マイナビ転職
- 掲載日：2025年11月17日
求人AIによる要約
半導体業界の最前線で活躍するチャンス！このポジションでは、STDセルの設計開発及び性能評価を担当し、TSMCグループの先進技術を駆使して製品の核心に関わります。Cadence Virtuosoを用いた設計や性能確認、さらには海外顧客とのコミュニケーションを通じて、ニーズに応じた設計提案が求められます。また、入社後には経験豊富な先輩によるOJTサポートがあり、安心して成長していける環境が整っています。最先端の半導体技術を習得し、次世代の製品開発に貢献してください。
【おすすめポイント】
・最先端の半導体技術に直接関与できる
・OJTサポートで新入社員が安心して成長
・国際的なプロジェクトで英語スキルを活かせる
※提供元サイトへリンクします
OUTLINE
ASIC/SoC設計
CAD/EDAエンジニア
デジタルIC設計
仕事内容
【半導体設計技術を身につけられる環境です】◆STDセルの設計開発や性能評価を担当し、最先端技術を使って製品の核となる部分を手掛けます。
具体的には
TSMCグループの技術を活用しSTDセルの設計や評価を行います。Cadence Virtuosoを使った設計業務や、合成ツールによる性能確認などが中心です。海外顧客とも英語でやりとりし、ニーズを反映したラインナップ検討や設計提案も担当します。最先端プロセス技術に携わりながら、製品開発の根幹に関わる仕事です。【雇入れ直後】上記業務【変更の範囲】会社の定める業務全般
＜入社後の流れ＞
【先輩によるサポート体制】入社後は、経験豊富な先輩技術者がOJTで業務をフォローします。TSMCグループ独自の設計環境やツールの使い方も丁寧に指導します。【プロジェクトへの配属】基本業務に慣れた後、実際のSTDセル開発プロジェクトに参加。チームと協力しながら、最先端半導体技術の設計・評価に携わります。
高専卒業以上
3年以上のSTDセル開発経験:Cadence virtuosoによるSTDセル設計/FinFETプロセスでのSTDセル開発の経験
3年以上のLibrary作成経験
【歓迎】
合成（Synopsys DC Complier)経験
自動レイアウト設計ツール（Cadence Innovus)経験
英会話力:海外顧客と折衝できる程度
最先端技術に携わり、製品性能の根幹を担うことで技術者としてのやりがいと成長を得たい方に最適です。
国際的なプロジェクト経験やグローバル視点のキャリア形成にも挑戦可能です。
マイナビ転職の勤務地区分では…
神奈川県
初年度の年収
初年度年収は、入社後向こう一年間に支給される予定の金額で、基本給に諸手当と前年度の標準的な査定ベースの賞与額を加えたものです。
諸手当には、採用対象者に一律支給される予定の固定手当、平均残業時間を基準とした想定される時間外勤務手当を含みます。歩合給やインセンティブは含みません。
初年度年収は、入社される方のスキルや経験によって必ずしも一定ではありませんので、検索した年収額と実際に入社した際の金額は異なる場合があります。
800万円～1500万円
COMPANY
※提供元サイトへリンクします
当サイトの情報は、情報提供元から自動取得した内容を掲載しており、一部情報が最新でない可能性があります。最新の内容については、直接情報提供元でご確認ください。