ASIC/SoC設計

EDAツール開発者

デジタルIC設計

仕事内容


半導体の論理設計、検証およびツール開発業務をお任せします！　★年休122日・完全週休2日制（土日祝）・フレックスタイム制で、働きやすさ◎
具体的には

仕様検討・作成→RTL実装→検証仕様作成→検証実施の一連の流れで、業務を進めていきます。経験・スキルによって、自社製品(検証ツールなど)開発にも携わっていただきます。入社後は、先輩社員のOJTでしっかりサポートするので、安心してください。




長く安心して働ける職場環境
★年間休日122日★完全週休2日制（土日祝）★フレックスタイム制★手厚い福利厚生仕事とプライベートの両立を図ることができます。ワークライフバランスの充実も実現でき、長期キャリアを見据えて活躍できる環境が整っています。

【必須条件】
◆高専卒以上
◆RTL（Verilog-HDL/VHDL）設計の経験（ASIC・FPGA等）
◆機能検証のご経験をお持ちの方(最低1年以上)


【歓迎条件】
◆SystemVerilog・UVM経験者
◆英語での読解・記述能力（規格書・技術書等の読解）

【本社】住所：神奈川県横浜市保土ケ谷区神戸町134　横浜ビジネスパーク　ウエストタワー7Fアクセス：相鉄線「天王町駅」より徒歩4分【京都技術センター】住所：京都府相楽郡精華町光台1-7　けいはんなプラザ　ラボ棟13Fアクセス：近鉄京都線「新祝園駅」よりタクシー10分

マイナビ転職の勤務地区分では…
神奈川県、京都府

年俸制5,000,000円～ ※経験・年齢を考慮の上、決定します。※上記、固定残業代68,437円～／月（30時間相当分）を含む。超過分は別途支給。試用期間：3ヵ月（待遇に変更なし）



初年度の年収




初年度年収は、入社後向こう一年間に支給される予定の金額で、基本給に諸手当と前年度の標準的な査定ベースの賞与額を加えたものです。
諸手当には、採用対象者に一律支給される予定の固定手当、平均残業時間を基準とした想定される時間外勤務手当を含みます。歩合給やインセンティブは含みません。
初年度年収は、入社される方のスキルや経験によって必ずしも一定ではありませんので、検索した年収額と実際に入社した際の金額は異なる場合があります。




500万円～800万円

フレックスタイム制コアタイム／11:00～16:00標準労働時間／8時間残業時間月平均30時間

★年間休日122日★◆完全週休2日制（土日祝）◆有給休暇◆年末年始休暇

◆社会保険完備◆在宅勤務◆副業OK◆自転車通勤可◆服装自由◆出産・育児支援制度◆継続雇用制度(再雇用)◆利益還元型ボーナス制度◆ストックオプション