【ASIC/SoC Digital設計‐DFT設計リーダー・マネージャー候補】
- ASIC/SoC設計テスト開発エンジニアデジタルIC設計
- 神奈川県
- その他
- 提供元：マイナビ転職
- 掲載日：2025年11月12日
求人AIによる要約
【ASIC/SoC Digital設計‐DFT設計リーダー・マネージャー候補】
世界最先端の半導体技術を駆使し、DFT設計分野でのリーダーシップを発揮する機会です。顧客製品に最適化した出荷前TESTプランの提案や、DFT回路の仕様設計・実装を担当。顧客とのコミュニケーションを通じて、進捗報告や窓口対応も行い、テスト回路の設計や検証を実施します。また、出荷テスト関連の協力や歩留まり向上の施策立案にも関与しながら、専門性を高められる環境でスキルアップが図れます。
【おすすめポイント】
・最先端技術に触れられる仕事環境
・顧客対応を通じてコミュニケーションスキルも向上
・DFT分野のスペシャリストとしてのキャリア構築が可能
※提供元サイトへリンクします
OUTLINE
ASIC/SoC設計
テスト開発エンジニア
デジタルIC設計
仕事内容
【世界最先端技術を活かし、専門性を高められる環境】DFT設計における最適化した出荷前TESTプランの提案なおリーダー業務をお任せします。
具体的には
顧客製品仕様に合わせ最適化した出荷前TESTプランの提案顧客CHIPの回路仕様(回路構成)に合わせ最適化したDFT回路の仕様設計/実装/検証DFT工程の顧客窓口対応(顧客との折衝、進捗報告等)DFTツールを活用したTEST回路の実装DFTツールでは対応できない特別なTEST回路のRTL設計/検証/論理合成設計実装したDFT回路のTiming制約作成/STAツールでの妥当性チェック/Timing検証結果解析出荷テスト対応部門と協力して出荷テスト用のATE向けTESTボード仕様策定出荷テスト用パタン設計/検証/管理と出荷後テストのデバッグ対応歩留まり向上施策の検討/実施【雇入れ直後】上記業務【変更の範囲】会社の定める業務全般
◆DFT設計（仕様設計/回路実装/検証）の経験（10年以上）またはDFT設計の経験（6年以上）と何らかのDigital機能回路設計（仕様設計/回路実装/検証）の経験をあわせて合計10年以上の経験
◆Digital機能回路設計のリーダーとして2人以上のメンバーを率いた経験
◆VerilogまたはVHDLフォーマットのGateレベルNETLISTを用いた設計/検証の経験（8年以上）
◆VerilogまたはVHDLフォーマットのRTLが読め、RTLレベルの回路構成がイメージ出来る方
◆Unix/Linux設計環境上でTclスクリプトとEDA Toolを用いた設計経験（5年以上）
マイナビ転職の勤務地区分では…
神奈川県
初年度の年収
初年度年収は、入社後向こう一年間に支給される予定の金額で、基本給に諸手当と前年度の標準的な査定ベースの賞与額を加えたものです。
諸手当には、採用対象者に一律支給される予定の固定手当、平均残業時間を基準とした想定される時間外勤務手当を含みます。歩合給やインセンティブは含みません。
初年度年収は、入社される方のスキルや経験によって必ずしも一定ではありませんので、検索した年収額と実際に入社した際の金額は異なる場合があります。
800万円～1500万円
COMPANY
※提供元サイトへリンクします
当サイトの情報は、情報提供元から自動取得した内容を掲載しており、一部情報が最新でない可能性があります。最新の内容については、直接情報提供元でご確認ください。