半導体テスト回路設計

Smart Overview

半導体テスト回路設計における業務は、大規模SoCの階層ブロックおよびチップトップのDFT（Design for Test）実装と検証に特化しています。このポジションでは、先進的なテスト手法やツールを使用し、高性能な半導体デバイスのテスト設計に貢献します。チームと協力し、技術的な課題に取り組みながら、最新の産業動向を踏まえた実践的な解決策を提案できます。あなたの専門知識を活かし、デバイスの品質向上に直接貢献できるチャンスです。

【おすすめポイント】
・最先端技術を駆使した半導体テストの実装に関与できる
・チームでの協力を重視し、技術的課題に挑戦する環境
・デバイスの品質向上に向けた実践的な解決策の提案が求められる

募集職種

ASIC/SoC設計

CAD/EDAエンジニア

テスト開発エンジニア

仕事内容

＜ご担当いただく業務内容＞大規模SoC 階層block及びchip top DFT実装・検証

求めている人材

【必須スキル】・DFTツールによる回路実装（MBIST、SCANまたはBSD）の経験がある　　(Tessent/DFT Compiler等)・パターン生成と論理検証の経験がある　　(Tessent/TetraMAX/VCS等）【歓迎スキル】・回路変更用TCLスクリプトが作成できる・等価性検証の経験がある（Conformal LEC/Formality等）・回路構造からタイミング仕様が作成できる・タイミング検証経験がある(PrimeTime/Tempus等)・作業効率化のためPerl/Cなどのスクリプト作成ができる

勤務地

神奈川県横浜市西区高島（最寄駅：新高島駅）
◇ 駅から徒歩5分以内


交通
JR東海道本線・京浜東北線・根岸線・横須賀線・湘南新宿ライン/横浜市営地下鉄ブルーライン/東急東横線/京急本線/相鉄本線/みなとみらい線「横浜駅」徒歩5分みなとみらい線「新高島駅」徒歩２分



他の勤務地の求人




東京都小平市



熊本県菊池郡



山梨県甲府市



神奈川県川崎市





他の勤務地も見る（4件）

給与

月給 40万円～50万円※想定年収 480万円～600万円 上記額にはみなし残業代を含みます。※超過分は全額支給いたします。みなし残業代 54,075円 ～ 67,575円みなし残業時間 20時間月収見込み　400,000円～500,000円年収見込み　480万円～600万円【試用期間】試用期間あり試用期間の長さ：2ヶ月雇用形態、給与は本採用時と同じです。

勤務時間

9:00 ～ 18:00 00:00～00:00実働時間：8時間/日実働8時間＋休憩１時間月残業20時間程度

休日休暇

完全週休2日制◇ 完全週休2日制◇ 年間休日120日以上◇ 夏季休暇◇ 年末年始休暇◇ ゴールデンウイーク休暇

福利厚生

・社会保険完備
・交通費支給あり
・ミニボーナス（年２回：７月/12月）あり
・昇給（年１回：４月）あり
・転居支援金（地方都市の場合）あり
・勤続10年表彰あり
・無料でeラーニングを受講可能
・キャリアや生活などの相談ができる担当がいる
・従業員の懇親会（親睦を深める）の無料イベント多数
　（高尾山ビアガーデン、忘年会、ハイキング等など）

※感染症対策として以下の取り組みを行っています
◇ 消毒液設置
◇ 定期的な換気
◇ オンライン選考OK

会社概要

テクノヒューマンパワー株式会社