ASIC/SoC設計

CAD/EDAエンジニア

その他

◆LSI半導体のレイアウト(パターン)設計業務をお任せいたします。詳細：アナログレイアウト設計:高速I/F,アナログIPのレイアウト設計(TX,RX,PLL,RF,LDO,ADC,OSC,AREFなど)、 物理検証、信頼性検証ほか<ツール>Cadence/Virtuoso,Siemens(mentor)/Calibre◆デジタルレイアウト設計：ASIC開発製品におけるP&R工程(配置配線/タイミング検証・物理検証)<ツール>Cadence/Innovus 1)Floorplanning、 2)Placement PhysicalOptimization、3)Clock Tree Synthesis、4)Routing【入社後】各案件に入るための準備・スキル確認のうえ業務へアサイン

［配属先情報］
＜レイアウト設計＞配属先情報は勤務条件の備考を参照ください。

【いずれも必須】■半導体設計ツール「EDA：Cadence社/Synopsys社/他」の使用経験がある方
【歓迎】■設計業務における全体的な取りまとめや育成の経験
【リクルートエージェントから見たこの求人のおすすめポイント】
■大手半導体メーカーと直接取引。40年以上の製品設計で培ったノウハウを生かし、お客様への様々な提案を通して世に新しいものを生み出すことに貢献できます！
■「健康経営優良法人2023」認定◎年休125日/転勤無と、働きやすい環境です！

本社（神奈川県横浜市保土ケ谷区）、お客様先(1)（神奈川県）
［転勤］無

［想定年収］400万円～800万円

［賃金形態］月給制

［月給］220000円～400000円

［所定労働時間］8時間0分　［休憩］60分
［フレックスタイム制］有［コアタイム］有　10:00～15:00

完全週休2日制


［年間休日］125日　内訳：土日祝

［有給休暇］入社半年経過後10日～　※勤務条件の備考欄を参照

［退職金］有［社会保険］健保　厚生年金　雇用　労災
［寮社宅］無

［その他制度］■定年制あり：60歳/再雇用制度あり：上限70歳(嘱託として6ヶ月毎の契約更新）