【東京】STDセルの開発※駐在の可能性あり※最先端技術で開発中/日本の半導体を世界へ
- ASIC/SoC設計CAD/EDAエンジニアデジタルIC設計
- 東京都
- 年収500万~700万円年収700万~1000万円その他
- 提供元:doda
- 掲載日:2025年09月26日
求人AIによる要約
半導体業界の最前線で活躍するチャンスがここに!STDセルの開発に取り組み、設計フロー構築や設計サポートを担当します。次世代の半導体製造に貢献し、日本を再び世界の舞台へ引き上げる壮大なプロジェクトに参加することができる環境です。産官学が連携した最先端技術の開発にも携わり、キャリアアップとともに業界全体の未来に貢献できる貴重な機会を提供します。駐在の可能性もあり、国際的な視野での経験が得られます。
【おすすめポイント】
・次世代半導体開発に関与し、日本の技術力復活に寄与
・産官学連携プロジェクトでの実践的な経験
・駐在の可能性があり、国際的なキャリアパスの拡大
※提供元サイトへリンクします
OUTLINE
ASIC/SoC設計
CAD/EDAエンジニア
デジタルIC設計
【東京】STDセルの開発※駐在の可能性あり※最先端技術で開発中/日本の半導体を世界へ
【業務内容】
Chipレイアウトの基本となるSTDセルの開発、管理担当を担っていただきます。設計フローの構築、設計サポート、Sign Off Recommendation(STA, EMIRなど)作成、リキャラクタライズなど広範囲での活躍を期待しています。
【Rapidusについて】
■日本の半導体を再び世界へ
半導体は「産業のコメ」ともいわれる、今やあらゆる技術の開発、進化に欠かせないものとなっています。かつては世界でも最先端の半導体製造国であった日本ですが、現在は海外の半導体やファウンドリが台頭し、日の丸半導体は劣勢にあります。そんな中で最先端の2ナノ半導体及びさらにその先の次世代半導体の国内量産を目指し、設立されたのが同社です。
■産官学連携について
大手企業8社から総額73億円の出資を受け、「ポスト5G基金事業」による次世代半導体の研究開発プロジェクトの委託先として新エネルギー・産業技術総合開発機構(NEDO)から開発事業費700億円を受けています。また、技術研究組合最先端半導体技術センター(LSTC)と連携して2020年代後半に2nm世代の最先端ロジック半導体の短TATによる量産実現を目指しています。
<応募資格/応募条件>
【必須要件】
専門性:IP開発
経験:ファウンドリでスタンダードセル・メモリ・IO・PLL IP導入・評価経験 リキャラクタライズ経験
Design closure全般の知識、経験(Physical verification, DFT, Timing closure, IRDrop / EM analysis)
(スタンダードセル回路開発経験があれば尚可)
語学力:TOEIC(R)テスト 730 以上、もしくは同等程度
<語学力>
必要条件:英語上級
本社
住所:東京都千代田区麹町4-1 麹町ダイヤモンドビル 11階
受動喫煙対策:屋内全面禁煙
<勤務地詳細2>
アメリカニューヨーク州
住所:アメリカニューヨーク州(Albany)
受動喫煙対策:屋内全面禁煙
<転勤>
当面なし
<オンライン面接>
可
600万円~800万円
<賃金形態>
月給制
<賃金内訳>
月額(基本給):500,000円~670,000円
<月給>
500,000円~670,000円
<昇給有無>
有
<残業手当>
有
<給与補足>
経験とスキルにより検討
賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。
フレックスタイム制(フルフレックス)
休憩時間:60分
時間外労働有無:有
<標準的な勤務時間帯>
9:00~17:30
年間有給休暇6日~10日(下限日数は、入社直後の付与日数となります)
年間休日日数120日
年末年始休暇、創立記念日(8月10日)、年次有給休暇(初年度6~10日、勤続年数に応じて最大20日)
<各手当・制度補足>
通勤手当:補足事項なし
社会保険:補足事項なし
厚生年金基金:補足事項なし
<定年>
65歳
<教育制度・資格補助補足>
OJTでの研修教育を想定
<その他補足>
補足事項なし
COMPANY
※提供元サイトへリンクします
当サイトの情報は、情報提供元から自動取得した内容を掲載しており、一部情報が最新でない可能性があります。最新の内容については、直接情報提供元でご確認ください。