【東京】静電気放電に関する設計ルール作成及びESD保護素子開発※駐在の可能性あり※最先端技術で開発中
- ASIC/SoC設計EDAツール開発者デバイス開発エンジニア
- 東京都
- 年収500万~700万円年収700万~1000万円その他
- 提供元:doda
- 掲載日:2025年09月26日
求人AIによる要約
最先端技術を駆使したESDデザインガイドやIO配置ガイドラインの作成に携わるチャンスです。静電気放電(ESD)保護素子の評価や開発・検証ツールの構築を通じて、次世代半導体の実現に貢献できます。駐在の可能性もあるため、国際的な感覚を養える環境です。急成長中の半導体企業で、クリエイティブな課題解決に挑むことで、自身の専門性を成長させられます。日本の半導体技術の復活を目指す当社で、重要な役割を担いましょう。
【おすすめポイント】
・ESD設計ルールの策定と保護素子開発に広く関与
・国際的プロジェクトへの参加でグローバルな経験
・次世代半導体の国内量産に貢献する使命感風吹けば名無し
※提供元サイトへリンクします
OUTLINE
ASIC/SoC設計
EDAツール開発者
デバイス開発エンジニア
【東京】静電気放電に関する設計ルール作成及びESD保護素子開発※駐在の可能性あり※最先端技術で開発中
【業務内容】
ESDデザインガイド作成担当、IO配置ガイドライン作成担当を担っていただきます。必要となる、ESD保護素子の評価や、Design時に使用する保護素子の開発や検証ツール開発まで広範囲での活躍を期待しています。また、評価装置の選定から担当となる可能性もあります。
本チームにてFoundation IP(I/O)も担当して頂きます。
【Rapidusについて】
■日本の半導体を再び世界へ
半導体は「産業のコメ」ともいわれる、今やあらゆる技術の開発、進化に欠かせないものとなっています。かつては世界でも最先端の半導体製造国であった日本ですが、現在は海外の半導体やファウンドリが台頭し、日の丸半導体は劣勢にあります。そんな中で最先端の2ナノ半導体及びさらにその先の次世代半導体の国内量産を目指し、設立されたのが同社です。
■産官学連携について
大手企業8社から総額73億円の出資を受け、「ポスト5G基金事業」による次世代半導体の研究開発プロジェクトの委託先として新エネルギー・産業技術総合開発機構(NEDO)から開発事業費700億円を受けています。また、技術研究組合最先端半導体技術センター(LSTC)と連携して2020年代後半に2nm世代の最先端ロジック半導体の短TATによる量産実現を目指しています。
<応募資格/応募条件>
【必須要件】
専門性:ESD、電源IO、JEDEC, AEC, JEITA等の規格に関する深い知識
経験:ESD保護素子開発経験、ChipのESD特性評価経験、ESD検証ツール開発経験
TLP/VFLPT試験経験
SSO(Simultaneous Switching Output)に関する経験
(GPIOの開発・設計経験があれば尚可)
(Calibre-PERC経験があると尚可)
語学力:TOEIC(R)テスト 600 以上、もしくは同等程度
<語学力>
必要条件:英語中級
本社
住所:東京都千代田区麹町4-1 麹町ダイヤモンドビル 11階
受動喫煙対策:屋内全面禁煙
<勤務地詳細2>
アメリカニューヨーク州
住所:アメリカニューヨーク州(Albany)
受動喫煙対策:屋内全面禁煙
<転勤>
当面なし
<オンライン面接>
可
600万円~800万円
<賃金形態>
月給制
<賃金内訳>
月額(基本給):500,000円~670,000円
<月給>
500,000円~670,000円
<昇給有無>
有
<残業手当>
有
<給与補足>
経験とスキルにより検討
賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。
フレックスタイム制(フルフレックス)
休憩時間:60分
時間外労働有無:有
<標準的な勤務時間帯>
9:00~17:30
年間有給休暇6日~10日(下限日数は、入社直後の付与日数となります)
年間休日日数120日
年末年始休暇、創立記念日(8月10日)、年次有給休暇(初年度6~10日、勤続年数に応じて最大20日)
<各手当・制度補足>
通勤手当:補足事項なし
社会保険:補足事項なし
厚生年金基金:補足事項なし
<定年>
65歳
<教育制度・資格補助補足>
OJTでの研修教育を想定
<その他補足>
補足事項なし
COMPANY
※提供元サイトへリンクします
当サイトの情報は、情報提供元から自動取得した内容を掲載しており、一部情報が最新でない可能性があります。最新の内容については、直接情報提供元でご確認ください。