【北海道】TEGレイアウト設計エンジニア◇半導体メーカー◇
- ASIC/SoC設計CAD/EDAエンジニアデバイス開発エンジニア
- 北海道
- 年収500万~700万円年収700万~1000万円
- 提供元:doda
- 掲載日:2025年09月16日
求人AIによる要約
最先端の半導体業界に挑戦し、2nm世代及びBeyond 2nmのテクノロジーを支えるTEGレイアウト設計エンジニアを募集中です。デバイス技術者やプロセスインテグレーション技術者と協力し、革新的なTEG設計を行うことで、日本の半導体を再生させる重要な役割を果たします。産官学連携による大規模な研究開発プロジェクトの一翼を担い、最先端技術に携わりながら、自身のスキルを一層磨くチャンスです。ここでの経験が、次世代半導体の未来を切り拓く力となります。
【おすすめポイント】
・2nm世代及びBeyond 2nmの先進技術に直接関与
・大手企業や学術機関との連携による充実した研究開発環境
・日本の半導体産業の再生を支える意義あるポジション
※提供元サイトへリンクします
OUTLINE
ASIC/SoC設計
CAD/EDAエンジニア
デバイス開発エンジニア
【北海道】TEGレイアウト設計エンジニア◇半導体メーカー◇
【業務内容】
2nm世代、及びBeyond 2nmの先端ロジック開発におけるTEGレイアウト設計を担っていただきます。デバイス技術者とプロセスインテグレーション技術者と協働しながら高度なTEGレイアウト設計を遂行していただきます。
【専門性】
半導体TEGレイアウト設計、Kerf設計、Mark設計を主業務とし、より高度な2nm世代、Beyond 2nm世代の技術開発基盤を支える創造的TEG設計に従事していただきます。
【Rapidusについて】
■日本の半導体を再び世界へ
半導体は「産業のコメ」ともいわれる、今やあらゆる技術の開発、進化に欠かせないものとなっています。かつては世界でも最先端の半導体製造国であった日本ですが、現在は海外の半導体やファウンドリが台頭し、日の丸半導体は劣勢にあります。そんな中で最先端の2ナノ半導体及びさらにその先の次世代半導体の国内量産を目指し、設立されたのが当社です。
■産官学連携について
大手企業8社から総額73億円の出資を受け、「ポスト5G基金事業」による次世代半導体の研究開発プロジェクトの委託先として新エネルギー・産業技術総合開発機構(NEDO)から開発事業費700億円を受けています。また、技術研究組合最先端半導体技術センター(LSTC)と連携して2020年代後半に2nm世代の最先端ロジック半導体の短TATによる量産実現を目指しています。
変更の範囲:会社の定める業務
<応募資格/応募条件>
■必須条件:
・TEGレイアウト設計、デバイス開発もしくはプロセス技術開発の実務・研究等の経験者(5年以上)または大学院(修士課程)修了以上※修了見込含む
・TOEIC(R)テスト(R)600点以上もしくは同等程度の語学力
・日本語 JLPT: N3取得済み、もしくは同等程度の語学力
<語学力>
歓迎条件:英語中級
北海道千歳市
住所:北海道千歳市
受動喫煙対策:屋内全面禁煙
変更の範囲:会社の定める事業所(リモートワーク含む)
<転勤>
当面なし
<在宅勤務・リモートワーク>
相談可
<オンライン面接>
可
500万円~800万円
<賃金形態>
年俸制
<賃金内訳>
年額(基本給):5,000,000円~8,000,000円
<月額>
416,666円~666,666円(12分割)
<昇給有無>
有
<残業手当>
有
<給与補足>
経験とスキルにより検討
賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。
フレックスタイム制(フルフレックス)
休憩時間:60分
時間外労働有無:有
<標準的な勤務時間帯>
9:00~17:30
年間有給休暇6日~10日(下限日数は、入社直後の付与日数となります)
年間休日日数120日
年末年始、創立記念日(8/10)・年次有給休暇(初年度6日~10日、勤続年数に応じて最大20日)
<各手当・制度補足>
通勤手当:補足事項なし
社会保険:補足事項なし
厚生年金基金:補足事項なし
<定年>
65歳
<教育制度・資格補助補足>
OJTでの研修教育を想定
<その他補足>
補足事項なし
COMPANY
※提供元サイトへリンクします
当サイトの情報は、情報提供元から自動取得した内容を掲載しており、一部情報が最新でない可能性があります。最新の内容については、直接情報提供元でご確認ください。