ASIC開発
- ASIC/SoC設計FPGA設計デジタルIC設計
- 奈良県
- その他
- 提供元：シャープ株式会社
- 掲載日：2025年08月29日
求人AIによる要約
半導体業界でのキャリア形成を目指す方へ！あなたの技術力を新たな次元へ引き上げるチャンスがあります。弊社では、ディジタル複合機に搭載するASIC開発に注力しており、特に画像処理ASICの設計では、RTL設計からサインオフ、エンジニアサンプル作成と評価までのフルプロセスを担当していただきます。また、各複合機の要件に応じたCPLD/FPGA開発も行い、多様な技術に触れることができる環境です。革新的な技術と共に成長し、やりがいを実感する仕事にチャレンジしてください！
【おすすめポイント】
・画像処理ASICのフルライフサイクルに関わるチャンス
・多種多様なCPLD/FPGA開発を通じてスキルを磨ける
・革新を追求する環境で成長し続ける支援がある
この求人に応募する
※提供元サイトへリンクします
OUTLINE
ASIC/SoC設計
FPGA設計
デジタルIC設計
ディジタル複合機に搭載するASICなどの開発
①画像処理ASICの開発：大規模なLSI開発。RTL設計～サインオフ～エンジニアサンプル作成と評価
②CPLD/FPGAの開発：複合機毎に要件が様々あるため、CPLD/FPGAを多く利用する。多種多様。
電気回路設計経験者で
・論理回路設計スキル
・RTL言語スキル（Verilog)
・シミュレーション・テストベンチ設計スキル（Verilog）
・DDR3/４、PCI Expressなどの高速インターフェースの理解力
・I2C、SPI、UARTなど汎用インターフェイスの理解力
・論理回路設計スキル
・RTL言語スキル（Verilog)
・シミュレーション・テストベンチ設計スキル（Verilog）
・DDR3/４、PCI Expressなどの高速インターフェースの理解力
・I2C、SPI、UARTなど汎用インターフェイスの理解力
奈良県大和郡山市美濃庄町492番地 地図で確認 奈良事業所
JR奈良線・近鉄奈良線「奈良駅」
JR奈良線・近鉄奈良線「奈良駅」
応相談 キャリアに応じて個別に設定
<参考>2025年度大卒初任給：269,000円
時間外手当・通勤手当は別途支給
賃金改定：年1回
賞与：年2回
<参考>2025年度大卒初任給：269,000円
時間外手当・通勤手当は別途支給
賃金改定：年1回
賞与：年2回
8:30～17:15/9:00～17:45（休憩60分を含む）
※勤務地により異なる
※勤務地により異なる
年間所定休日127日（2025年度）
完全週休2日制
祝日、年末年始・夏季・GW休暇、年次有給休暇、慶弔休暇、多目的休暇、リフレッシュ休暇 など
（業務内容により、休日を振り替える場合があります）
完全週休2日制
祝日、年末年始・夏季・GW休暇、年次有給休暇、慶弔休暇、多目的休暇、リフレッシュ休暇 など
（業務内容により、休日を振り替える場合があります）
COMPANY
会社名：シャープ株式会社
※提供元サイトへリンクします
当サイトの情報は、情報提供元から自動取得した内容を掲載しており、一部情報が最新でない可能性があります。最新の内容については、直接情報提供元でご確認ください。