IO Cell Designer
- ASIC/SoC設計その他ミックスドシグナルIC設計
- 神奈川県
- 年収300万円未満年収300万～500万円年収500万～700万円
- 提供元：TSMC
- 掲載日：2025年08月29日
求人AIによる要約
半導体業界での最先端のIO回路設計に携われるチャンスです。FINFET/Nanosheet技術を利用した、2.5D/3Dチップレットの高性能設計を行い、ESD保護の最適化に関与します。求める人材は、電気・物理学の修士号（博士号優遇）を有し、半導体デバイスやアナログ・デジタル回路、信号・電力インテグリティ、ESD保護の技術に精通している方です。高度なスキルを持つ仲間と共に革新を追求し、未来の半導体技術を担う一翼を担いませんか？
【おすすめポイント】
・最先端の半導体技術に携われる
・多様な回路設計スキルが活かせる
・革新を追求する仲間と共に成長できる
※提供元サイトへリンクします
OUTLINE
ASIC/SoC設計
その他
ミックスドシグナルIC設計
Job scope :
1.Advanced (FINFET/Nanosheet), specialty, automotive, 2.5D/3D chiplet IO circuit design (w/ built-in circuit co-optimized ESD protection)
2. IO testchip design & library timing/power kits characterization.
Qualifications (Education, Skills, Certificates, etc.) :
1. EE/Physics MS or above (PhD is preferred) with following one (or multi-) technical knowledge & expertise
- Semiconductor device
- Analog/digital/RF/power circuit
- Signal/power integrity, IREM and timing analysis & sign-off
- ESD protection
All qualified applicants will receive consideration for employment without regard to race, color, religion, sex, sexual orientation, gender identity, national origin, or disability.
COMPANY
※提供元サイトへリンクします
当サイトの情報は、情報提供元から自動取得した内容を掲載しており、一部情報が最新でない可能性があります。最新の内容については、直接情報提供元でご確認ください。