半導体IP(高速IF/アナログIP)開発 ◆産官学×IBMと提携/世界最先端の2nm量産化へ
- ASIC/SoC設計その他ミックスドシグナルIC設計
- 東京都
- 年収500万~700万円年収700万~1000万円
- 提供元:doda
- 掲載日:2025年07月11日
求人AIによる要約
半導体IP(高速IF/アナログIP)開発の求人では、Chip設計のサポート役を担い、IPベンダーとの仕様調整や検証を行います。IBM社と提携し、世界最先端の2nm量産化を目指すプロジェクトに参加。2025年にパイロットラインを稼働させ、2027年には量産を開始する計画です。半導体業界の未来を支える重要な役割を担えるこの機会をお見逃しなく、最前線の技術開発に携わることができます。
【おすすめポイント】
・IBMとの提携を通じた先進的なプロジェクトへの参加
・重要な仕様調整および検証業務を担当
・国内外で注目される2nm半導体の量産化に貢献
※提供元サイトへリンクします
OUTLINE
ASIC/SoC設計
その他
ミックスドシグナルIC設計
半導体IP(高速IF/アナログIP)開発 ◆産官学×IBMと提携/世界最先端の2nm量産化へ
【業務内容】
Chip設計サポートとして、ChipオーナーとIPベンダー間の仕様調整や、IP開発時の仕様取りまとめを担当して頂きます。テストChip設計時におけるIP受け入れ検証、DFTや特性評価に関するアドバイサー役も期待しております。(業務の変更の範囲:会社の定める業務)
【量産開始までの流れ】
米IBM社と戦略的パートナーシップを締結しており、現在多くの技術者がIBM社にて2ナノ世代の要素技術獲得を進めています。並行してEUV露光機をはじめとして最先端の搬送システムや生産管理システムの導入も進めています。現在はパイロットラインの初期設計を進めており、2025年にはパイロットライン稼働、2027年には量産開始を目指しています。
【Rapidusについて】
■日本の半導体を再び世界へ
半導体は「産業のコメ」ともいわれる、今やあらゆる技術の開発、進化に欠かせないものとなっています。かつては世界でも最先端の半導体製造国であった日本ですが、現在は海外の半導体やファウンドリが台頭し、日の丸半導体は劣勢にあります。そんな中で最先端の2ナノ半導体及びさらにその先の次世代半導体の国内量産を目指し、設立されたのが同社です。
■産官学連携について
大手企業8社から総額73億円の出資を受け、「ポスト5G基金事業」による次世代半導体の研究開発プロジェクトの委託先として新エネルギー・産業技術総合開発機構(NEDO)から開発事業費700億円を受けています。また、技術研究組合最先端半導体技術センター(LSTC)と連携して2020年代後半に2nm世代の最先端ロジック半導体の短TATによる量産実現を目指しています。
<応募資格/応募条件>
【必須要件】
・PLL IP導入経験、PLL IP評価経験
本社
住所:東京都千代田区麹町4-1 麹町ダイヤモンドビル 11階
受動喫煙対策:屋内全面禁煙
<勤務地詳細2>
米IBM社
住所:アメリカニューヨーク州(Albany)
受動喫煙対策:屋内全面禁煙
<勤務地補足>
勤務地の変更の範囲:会社の定める事業所
<転勤>
当面なし
<オンライン面接>
可
500万円~800万円
<賃金形態>
年俸制
<賃金内訳>
年額(基本給):5,000,000円~8,000,000円
<月額>
416,666円~666,666円(12分割)
<昇給有無>
有
<残業手当>
有
<給与補足>
経験とスキルにより検討
賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。
フレックスタイム制(フルフレックス)
休憩時間:60分
時間外労働有無:有
<標準的な勤務時間帯>
9:00~17:30
年間有給休暇6日~10日(下限日数は、入社直後の付与日数となります)
年間休日日数120日
毎週( 土・日 )曜日、国民の祝日、年末年始、創立記念日(8/10)・年末年始休暇、慶弔休暇、産前・産後休暇、育児休暇、介護休暇
<各手当・制度補足>
通勤手当:補足事項なし
社会保険:補足事項なし
厚生年金基金:補足事項なし
<定年>
65歳
<教育制度・資格補助補足>
OJTでの研修教育を想定
<その他補足>
補足事項なし
COMPANY
※提供元サイトへリンクします
当サイトの情報は、情報提供元から自動取得した内容を掲載しており、一部情報が最新でない可能性があります。最新の内容については、直接情報提供元でご確認ください。