ASIC/SoC設計

FPGA設計

その他

仕事内容


当社の技術部にて、製品の設計・開発をメインにマネジメントするプレイングマネジャーとして業務にあたっていただきます。
具体的には

◆自社製電気基板の回路設計◆FPGA設計※主にインテル（旧アルテラ）製◆アナログ・デジタル回路設計◆マネジメント業務　《配属部署について》今回は3つの回路設計部署の中で【電気グループ】への所属です。【雇入れ直後】上記業務 【変更の範囲】会社の定める業務全般




《取引先一例》
株式会社IHIキヤノン株式会社株式会社サムスン日本研究所ソニー株式会社パナソニック株式会社株式会社日立製作所東京大学京都大学　など

【必須条件】
◆普通自動車運転免許（AT限定可）
◆マネジメント経験3年以上（業界職種問わず）
◆デジタル回路設計経験
└Verilog HDLもしくはVHDL
◆アナログ回路設計経験
└オペアンプを使用した低周波増幅回路など
※回路設計経験目安5年以上

【歓迎条件】
◆回路設計業務でのマネジメント経験

《本社》所在地：神奈川県横浜市青葉区あざみ野南1-2-8※転勤なし【雇入れ直後】上記事業所 【変更の範囲】会社の定める各事業所

マイナビ転職の勤務地区分では…
神奈川県

月給390,000円～600,000円※一律固定手当8,000円～23,000円を含みます。※固定残業代40時間分82,000円～を含みます。　超過分は別途支給いたします。※年齢・経験・スキルなどを考慮し決定いたします。※試用期間3か月あり(待遇変更なし)



初年度の年収




初年度年収は、入社後向こう一年間に支給される予定の金額で、基本給に諸手当と前年度の標準的な査定ベースの賞与額を加えたものです。
諸手当には、採用対象者に一律支給される予定の固定手当、平均残業時間を基準とした想定される時間外勤務手当を含みます。歩合給やインセンティブは含みません。
初年度年収は、入社される方のスキルや経験によって必ずしも一定ではありませんので、検索した年収額と実際に入社した際の金額は異なる場合があります。




600万円～800万円

9:00～18:00所定労働時間：8時間休憩：60分時間外労働の有無：有(30時間/月程度)

《年間休日118日》【休日】◆週休二日制土日※祝日は出勤です。【休暇】◆有給休暇：入社半年経過後10日付与◆夏季休暇◆育児休暇

◆各種社会保険完備◆退職金制度：勤続3年～◆再雇用制度：65歳まで(定年60歳)◆退職金共済◆受動喫煙対策：屋内全面禁煙