ASIC/SoC設計

CAD/EDAエンジニア

デジタルIC設計

以下のいずれかに従事・SDVアーキテクチャ開発　-タスクスケジューリング方式/QoS（NoC,DRAMC）仕様開発　-SW/HWパーティショニング技術開発・半導体SoC開発　-NoC,DRAMC設計・検証　-各種IPの開発（プロセッサ型IP、機能サブシステム）　-チップ設計・検証　-機能安全設計・検証　-検証戦略・検証環境の構築・SoC/IP開発環境の構築・設計従事　-CI/CD(GitHubとEDAツール、分析ツール、ドキュメント連動）　- デザインフロー開発（合成・DFT・PnR、PPA改善）　-契約・ライセンス管理

＜MUST要件＞以下いずれかの業務に3年以上の経験があること・SoC開発企画におけるアーキテクチャ開発または詳細要件定義・SoC開発の全体とりまとめ、またはチームリーダー・SoC開発プロセスに基づいたドキュメント作成・SoCまたはIPのRTL設計・検証・論理合成、DFT設計、PPA改善、PnR・ArterisでのNoC設計・検証・DRAMコントローラ設計・検証・IPサブシステム設計・検証・SoC/IP開発環境の構築＜WANT要件＞・海外ベンダと業務が進められるレベルの英語力・機能安全開発(ISO26262)実務経験・エミュレータ・プロトタイピング・国内/海外SoCベンダーとの共同開発経験・設計委託の取り纏め経験

東京 ＞東京支社（東京都港区/新橋 新虎安田ビル）

月給27万5000円以上
※経験・年齢を考慮して決定致します。

＜直近の初任給実績＞
大卒・高専卒（専攻科）／月給27万5000円
修士了／月給30万0000円
博士卒／月給33万4000円

＜年収例＞
29歳（大卒入社7年目）650万円（残業代含まず）
32歳（大卒入社10年目）750万円（残業代含まず）
35歳（大卒入社13年目）850万円（残業代含まず）
40歳（大卒入社18年目）1320万円※マネジメント職の場合

フレックスタイム制/標準労働時間8h
コアタイム10時10分から14時25分（東京エリア 10時30分から14時45分、製作所 10時10分から15時25分）
※管理職については労働基準法第41条2号により労働基準法上の労働時間、休憩、休日に関する適用を受けないものとします。

週休2日制（土曜日・日曜日）
GW・夏季・年末年始各10日程
年間休日121日
年次有給休暇、やすらぎ休暇、リフレッシュ休暇、子の看護休暇、介護休暇、ボランティア休暇など

デンソーカフェテリアプラン制度（毎年付与されるポイントを様々な福利厚生メニューに使用できる制度です。）
個別制度/財形貯蓄、株式インセンティブ制度、団体保険、退職金・年金制度など
施設/保養所、研修センター、各種文化・体育施設、託児施設（愛知・三重）、食堂（本社、各製作所）など