半導体業界をひとでつなぐ

LAYLA-HR

日本ロジックス株式会社

論理回路の設計を行う【デジタル回路設計】☆月給30万円~

日本ロジックス株式会社
  • ASIC/SoC設計デジタルIC設計技術営業・FAE
  • 京都府
  • 年収300万~500万円年収500万~700万円その他
  • 提供元:マイナビ転職
  • 掲載日:2025年06月11日

求人AIによる要約

デジタル回路設計のポジションでは、営業部門が取得したLSI仕様書を基に、論理回路の設計を担当していただきます。具体的な業務は、設計仕様書の確認から始まり、実装可能なシステムの検討、そして論理設計を進めることです。能力や経験に応じて、お客様の企画提案にも参加可能。お客様からの引き合いも多く、持続的に新しい案件に携わるチャンスが広がっています。さらに、設立以来のノウハウを活かし、最先端の半導体設計技術を学びながら成長できる環境が整っています。

【おすすめポイント】
・論理回路設計の実務経験が積める
・お客様との接点を持ちながら企画提案が可能
・安定した業績と継続的なスキルアップの機会がある

この求人に応募する

※提供元サイトへリンクします 

OUTLINE

ASIC/SoC設計

デジタルIC設計

技術営業・FAE

仕事内容


▼営業部門が企業と折衝してきたLSI仕様書をもとに、論理回路の設計をお任せします。
具体的には

▼論理回路の設計仕様書の確認し、実装できそうなシステムを検討したうえで論理設計を設計します。☆能力・ご経験によってはお客さま先での企画提案にも携われます。お客さまからの引きあいが強く、継続的に企業へ常駐して新しい案件にも携われます。【雇入れ直後】上記業務 【変更の範囲】会社の定める業務全般




当社の特長
当社は初代社長が大手メーカーから独立して設立しました。以来、人のつながりを活かし、ノウハウを蓄積しています。そのため、設計に最先端の技術を取り入れることができ、あなたも業務を通じて新しい半導体設計技術を学ぶことができます!大手電機メーカーなどのお客さまが多く、業績・業務量も安定しています。

【必須】
◆学歴:専門・短大卒以上
◆デジタル回路設計の経験

【歓迎】
☆Verilog-HDLまたはVHDLの使用経験
☆DFT設計、論理合成、FPGA設計、ASIC設計、RTL設計の経験

<何歳でもスキルを深められる環境を整備中!>
配属予定の開発本部は32名。20代7名、30代:5名、40代14名、50代6名が活躍しています。
エンジニアが長く働ける環境づくりに努めており、定年後の再雇用制度はもちろん、「定年延長」の新設も検討しています。
実績に応じて評価しますので、定年後も年収の維持が可能で可能です!

■本社/京都府長岡京市友岡二丁目2-5※自転車通勤可【雇入れ直後】上記事業所 【変更の範囲】会社の定める各事業所

マイナビ転職の勤務地区分では…
京都府

■月給30万円~50万円※経験やスキル、前職の給与を考慮し決定します。※試用期間6か月あり(条件変更なし)



初年度の年収




初年度年収は、入社後向こう一年間に支給される予定の金額で、基本給に諸手当と前年度の標準的な査定ベースの賞与額を加えたものです。
諸手当には、採用対象者に一律支給される予定の固定手当、平均残業時間を基準とした想定される時間外勤務手当を含みます。歩合給やインセンティブは含みません。
初年度年収は、入社される方のスキルや経験によって必ずしも一定ではありませんので、検索した年収額と実際に入社した際の金額は異なる場合があります。




450万円~750万円

【フレックスタイム制】標準労働時間1日8時間コアタイム:10:00~15:00休憩時間:45分時間外労働有無:有

【年間休日125日】完全週休2日制(土日祝)有給休暇(10~20日)夏季休暇(7日)年末年始(8日)

各種社会保険完備確定拠出年金(401K)制度旅行費、スポーツジム利用費補助制度自転車通勤可研修支援制度継続雇用制度(定年60歳~65歳まで)受動喫煙対策:屋内禁煙慶弔金ありその他家族誕生日祝などあり

COMPANY

会社名:日本ロジックス株式会社
この求人に応募する

※提供元サイトへリンクします 

SEARCH