半導体デジタル回路設計
- ASIC/SoC設計テスト開発エンジニアデジタルIC設計
- 神奈川県
- 年収500万～700万円年収700万～1000万円その他
- 提供元：EN転職
- 掲載日：2025年05月27日
求人AIによる要約
半導体デジタル回路設計（RTL設計）および検証における通信用LSIの開発業務を担当します。専門的なスキルを活かし、Verilog-HDLやNCVerilog、SpyGlassを用いた設計プロセスに携わるチャンスです。Unix環境での開発経験を活かし、最前線の技術に触れながら、チームと共に革新的な製品を送り出すことができます。自らの技術力を磨き、半導体産業の中心で活躍したい方に最適なポジションです。
【おすすめポイント】
・最先端のVerilog-HDLやNCVerilogを駆使し、実務スキルを向上。
・チームでの開発経験により、協働力とコミュニケーション能力が自然に育成。
・安定した半導体業界でのキャリア形成が可能。
この求人に応募する
※提供元サイトへリンクします
OUTLINE
ASIC/SoC設計
テスト開発エンジニア
デジタルIC設計
半導体デジタル回路設計（RTL設計）および検証。 通信用LSIの開発業務です。【開発環境】Verilog-HDL,NCVerilog,SpyGlass、Unix
＜必須＞・Verilogの読み書きが出来る・論理回路の設計・検証の経験・LinuxまたはUnix環境での開発経験・Unix/Linux コマンドを扱えること＜あればよい＞・NCVerilog,SpyGlassの使用経験■ブランク歓迎ブランクがある方も歓迎します！
神奈川県横浜市神奈川区（最寄駅：神奈川新町駅 徒歩5分）
交通
神奈川新町駅 徒歩5分（在宅勤務の可能性あり）
交通
神奈川新町駅 徒歩5分（在宅勤務の可能性あり）
月給 50万円～65万円※想定年収 600万円～780万円 上記額にはみなし残業代を含みます。※超過分は全額支給いたします。みなし残業代 83,925円 ～ 109,075円みなし残業時間 25時間上記額にはみなし残業代（月25時間分、83,925円分～109,075円分）を含みます。※超過分は全額支給します。 【試用期間】試用期間あり試用期間の長さ：2ヶ月雇用形態、給与は本採用時と同じです。
9:00 ～ 17:30 実働時間：7時間45分/日標準労働時間：1日あたり7.75時間
完全週休2日制◇ 完全週休2日制◇ 年間休日120日以上◇ 夏季休暇◇ 年末年始休暇◇ ゴールデンウイーク休暇
・交通費支給あり。・ミニボーナス（7月、12月、年2回）あり。・昇給（4月、年1回）あり。・転居支援金（地方都市の場合）あり。・勤続10年表彰あり。・無料でeラーニングを受講受け放題。・親身になってキャリア、生活などの相談してくれる担当がいる。・従業員の懇親会（親睦を深める）の無料イベント多数 （高尾山ビアガーデン、忘年会、ハイキング等など）
COMPANY
会社名：テクノヒューマンパワー株式会社
※提供元サイトへリンクします
当サイトの情報は、情報提供元から自動取得した内容を掲載しており、一部情報が最新でない可能性があります。最新の内容については、直接情報提供元でご確認ください。