ASIC/SoC設計

FPGA設計

デジタルIC設計

仕事内容


▼営業部門が企業と折衝してきたLSI仕様書をもとに、論理回路の設計をお任せします。
具体的には

▼論理回路の設計仕様書の確認し、実装できそうなシステムを検討したうえで論理設計を設計します。☆能力・ご経験によってはお客さま先での企画提案にも関わっていただきます。ひとつの案件の開発スパンは3か月程度、お客さまからの引きあいが強く、継続的に企業へ常駐して新しい案件にも携われます。




当社の特長
当社は初代社長が大手メーカーから独立して設立しました。以来、人のつながりを活かし、ノウハウを蓄積しています。そのため、設計に最先端の技術を取り入れることができ、あなたも業務を通じて新しい半導体設計技術を学ぶことができます！大手電機メーカーなどのお客さまが多く、業績・業務量も安定しています。

【必須】
◆学歴：専門・短大卒以上
◆デジタル回路設計の経験

【歓迎】
☆Verilog-HDLまたはVHDLの使用経験
☆DFT設計、論理合成、FPGA設計、ASIC設計、RTL設計の経験

＜何歳でもスキルを深められる環境を整備中！＞
配属予定の開発本部は32名。20代7名、30代：5名、40代14名、50代6名が活躍しています。
エンジニアが長く働ける環境づくりに努めており、定年後の再雇用制度はもちろん、「定年延長」の新設も検討しています。
実績に応じて評価しますので、定年後も年収の維持が可能で可能です！

■本社／京都府長岡京市友岡二丁目2-５※自転車通勤可

マイナビ転職の勤務地区分では…
京都府

■月給25万円～50万円※経験やスキル、前職の給与を考慮し決定します。※試用期間6か月あり（条件変更なし）



初年度の年収




初年度年収は、入社後向こう一年間に支給される予定の金額で、基本給に諸手当と前年度の標準的な査定ベースの賞与額を加えたものです。
諸手当には、採用対象者に一律支給される予定の固定手当、平均残業時間を基準とした想定される時間外勤務手当を含みます。歩合給やインセンティブは含みません。
初年度年収は、入社される方のスキルや経験によって必ずしも一定ではありませんので、検索した年収額と実際に入社した際の金額は異なる場合があります。




350万円～700万円

【フレックスタイム制】標準労働時間1日8時間コアタイム：10:00～15:00休憩時間：45分

【年間休日125日】完全週休2日制（土日祝）有給休暇（10～20日）夏季休暇（7日）年末年始（8日）

各種社会保険完備退職金制度（1年以上）厚生年金基金在宅勤務・リモートワーク可時短制度自転車通勤可研修支援制度継続雇用制度(定年60歳～65歳まで)財形貯蓄制度