ASIC/SoC設計

テスト開発エンジニア

デジタルIC設計

通信モジュール向け制御ICやセンサーASICのディジタル回路設計において、RTL設計またはレイアウト設計を主に行っていただきます。【詳細】■ディジタル回路フロントエンド設計および検証 ■ディジタル回路バックエンド設計および検証★連携地域…野洲事業所（滋賀）、本社（京都）、米国、ヨーロッパ★携わる商品…通信モジュールの制御ICおよびセンサーASICのディジタル回路設計

【必須】■ASICまたはFPGAのディジタル回路設計開発経験 ■半導体全般の基礎知識 ■次のいずれかの実務経験2年以上：(1)verilog HDLによるディジタル回路の論理設計・検証 (2)論理合成・等価性検証(3)フロアプラン、電源設計 (4)Place&Route (5)TimingDrivenLayout設計フロー　(6)タイミングECOの作成 (7)DRC/LVS、クロストーク、IR-dropの検証 (8)PDK変更などのディジタル設計環境の構築【働き方】■フレックス／テレワーク制度有。■年に数回、連携地域への出張の可能性があります。


［学歴］高専　大学　大学院

横浜事業所（神奈川県横浜市緑区）
［転勤］当面無

［想定年収］460万円～900万円

［賃金形態］月給制

［月給］240000円～

［所定労働時間］7時間45分　［休憩］45分
［フレックスタイム制］有［コアタイム］有　11:00～15:00

［退職金］有［社会保険］健保　厚生年金　雇用　労災
［寮社宅］有　住宅手当有（支給条件有）/会社所有の寮・社宅は会社都合での転勤時のみ入居可

［その他制度］健康保険組合/企業年金基金/従業員持株会/職場レクリエーション/クラブ活動/契約保養施設

［年間休日］123日　内訳：土日祝　その他（週休2日制（会社カレンダーに準ずる））

［有給休暇］入社半年経過後10日～最高23日　入社時に6日～20日付与