NEWDS_A0025 ESD(静電気放電)に関する設計技術・セルライブラリ・検証ツール開発
- ASIC/SoC設計EDAツール開発者デバイス開発エンジニア
- 神奈川県
- 年収700万～1000万円年収1000万円以上その他
- 提供元：ソニーグループ株式会社
- 掲載日：2025年03月03日
求人AIによる要約
半導体チップ設計におけるESD（静電気放電）技術の開発に携わるチャンスです。ESD保護素子やセルライブラリの開発・評価、さらにはESD検証ツールの開発を担当し、専門スキルを高めながら、幅広い知識を習得できます。若手からベテランまで多様なメンバーと共に、協力しながら成長できる環境が整っており、将来的にはIOセル開発やIPライブラリ全体のリーダーとしてのキャリアパスも描けます。柔軟な働き方が可能で、ワークライフバランスを大切にする職場です。
【おすすめポイント】
・ESD設計の専門技術を身につけ、豊富な知識を習得できる
・年齢層が幅広いチームでの協力体制
・柔軟な働き方でワークライフバランスを重視した職場環境
※提供元サイトへリンクします
OUTLINE
ASIC/SoC設計
EDAツール開発者
デバイス開発エンジニア
■組織の役割
SSSグループが手掛ける半導体チップ設計に必要なESD設計技術の開発、および、実設計への導入支援
■担当予定の業務内容
半導体チップにおけるESD設計に関する基礎知識を踏まえて以下の業務を担当いただきます
業務1. ESD設計の実現に必要なESD保護素子/セルライブラリの開発・評価
業務2. ESD検証ツールの開発、市販ツールの評価・導入
上記、業務1 or 2 の業務
■想定ポジション
それぞれプロパー、および、作業工数に応じた協力会社メンバーからなる～３名程度の開発チームになります。 いずれかのチームのリーダーもしくは担当者が主な役割になりますが、TEG開発など、各開発チーム間で密に連携/協業しながら業務を遂行します。
■描けるキャリアパス
半導体チップにおけるESD設計手法から、ESD保護素子/セルライブラリ、ESD検証ツールまでを一貫したメソドロジーとして開発を担っており、幅広い知識を習得することが可能で、今後の微細化や新規構造におけるSONY半導体を守るESDの第一人者として活躍することができます。また、ESDを通してIOセルの開発者への道や、メモリ・スタンダードセルを含むIPライブラリ全体のリーダーとしてのキャリアパスも描くことができます。
■職場雰囲気
リーダークラスの中堅メンバーが多いですが、近年は若手メンバーも増えており、経験豊富なベテランメンバーまで年代層は幅広い構成となっています。 業務の繁忙期は残業が多くなることがありますが、在宅勤務を含めて育児休暇の取得など、それぞれの生活に合わせたワークライフバランスを考慮しやすい職場です。
※本求人はジェネラル・エンプロイメント・コントラクト社員での採用となるため将来的に別の職務領域や技術領域に異動の可能性がございます。
合わせて、全国の支社、工場、営業所への転勤可能性がございます。
フレックスタイム制あり（コアタイムなし）
時間外労働あり
COMPANY
※提供元サイトへリンクします
当サイトの情報は、情報提供元から自動取得した内容を掲載しており、一部情報が最新でない可能性があります。最新の内容については、直接情報提供元でご確認ください。