NEWDS_A0024 【アナログ設計】アナログ(IO・I/F)設計の開発・設計
- ASIC/SoC設計その他ミックスドシグナルIC設計
- 神奈川県
- 年収700万～1000万円年収1000万円以上その他
- 提供元：ソニーグループ株式会社
- 掲載日：2025年02月27日
求人AIによる要約
半導体業界でのキャリアを夢見る求職者必見! SSSグループでは、CMOSイメージセンサー向けのアナログIP開発をリードするポジションを募集しています。高精度かつ低電力のアナログ回路設計を通じて、最先端の技術に直接携わることができます。少人数のチームでのスピーディな開発環境は、コミュニケーション能力を活かしながら、イノベーションを推進する絶好の機会です。未来のキラーIP開発に関与し、幅広い成長の可能性が待っています。
【おすすめポイント】
・アナログIP開発におけるリーダーシップを発揮。
・高機能化が進むCIS製品にて最先端の技術に携われる。
・多様なバックグラウンドを持つ仲間と共に成長できる環境。
※提供元サイトへリンクします
OUTLINE
ASIC/SoC設計
その他
ミックスドシグナルIC設計
■組織の役割
SSSグループが手掛ける半導体製品に搭載されるI/F・電源系アナログIPの開発 特にCMOSイメージセンサー製品(CIS)に搭載されるGPIO/LVDSやSPMI/I2C/I3C等の通信規格物理層IP、PLL/DLL等の位相/遅延フィードバック制御IP、LDO/チャージポンプ/バイアス回路などの電源IP等の回路設計を中心に技術開発を遂行する
■担当予定の業務内容
CIS製品の高機能化に伴い各種アナログIPにはより高精度・低電力・低コストなどの差異化が求められており、大きくは下記のいずれかをお願いします。
1 GPIO/LVDSやSPMI/I2C/I3C等の通信規格の物理層IPアナログ回路設計
2 PLL/DLL等の位相/遅延フィードバック制御IPアナログ回路設計
3 LDO/チャージポンプ/バイアス回路などの電源IPアナログ回路設計
■想定ポジション
それぞれの開発チームは～３名程度の正社員、および、作業工数に応じた協力会社で構成され、そのリーダーの役割となります。 比較的短期間に製品適用を求められるIP開発・導入となるため、多数関係者へのコミュニケーション能力も発揮できるポジションとなります。
■描けるキャリアパス
例えば様々な分野に応用されている機械学習機能の進化にCiM（Computing in Memory)といったメモリIPベースのIPが注目されています。 将来の製品に欠かせないキラーIPの第一人者として活躍することもできます。 また、スタンダードセルやメモリといったIP開発者、製品化で必要なESD設計者とともに知の共有ができIPライブラリ全体のリーダーとして活躍する事もできます。 さらに優秀な人材には希望に即したJOBローテーションで幅広く活躍してもらう準備があります。
■職場雰囲気
年代層は幅広く、それぞれが多様なバックグラウンドを持つチームです。また、近年は新卒・インターン採用を積極的に行って若返りを図っています。 新メンバーには既存メンバーと会話する機会を作るプロジェクトに参加してもらって交流促進を図っています。 また、オンラインとFace to Faceを状況により使い分けて気軽に話す機会を作り、業務相談もしやすくなるように努めています。
※本求人はジェネラル・エンプロイメント・コントラクト社員での採用となるため将来的に別の職務領域や技術領域に異動の可能性がございます。
合わせて、全国の支社、工場、営業所への転勤可能性がございます。
フレックスタイム制あり（コアタイムなし）
時間外労働あり
COMPANY
※提供元サイトへリンクします
当サイトの情報は、情報提供元から自動取得した内容を掲載しており、一部情報が最新でない可能性があります。最新の内容については、直接情報提供元でご確認ください。