半導体業界をひとでつなぐ

LAYLA-HR

LAYLA-HR

2025年5月7日更新

株式会社デンソー

半導体製品設計に必要な回路設計やレイアウト設計に関する自動化、最適化、高速化技術の開発

  • ASIC/SoC設計CAD/EDAエンジニアEDAツール開発者
  • 愛知県
  • 年収500万～700万円年収700万～1000万円年収1000万円以上
  • 提供元：株式会社デンソー
  • 掲載日：2025年02月26日
求人AIによる要約

半導体製品の設計革新をリードするチャンスです。私たちは、回路設計およびレイアウト設計における自動化・最適化・高速化技術の開発に取り組んでいます。特に、半導体製品やプリント基板上での実装を考慮したレイアウト設計環境の開発を行い、エンジニアとしてのスキルを活かして新たな技術革新に貢献できる環境を提供します。最先端技術に触れながら、成長を実感できる職場です。

【おすすめポイント】
・最先端の設計技術に関与する機会
・即戦力としてのスキルを活かせるプロジェクト
・成長を促す挑戦的な職場環境

この求人に応募する

※提供元サイトへリンクします　

OUTLINE

ASIC/SoC設計

CAD/EDAエンジニア

EDAツール開発者

【業務の概要】半導体製品およびプリント基板上での実装も考慮したレイアウト設計環境開発、および、その付随業務

＜MUST要件＞【以下に類する業務を経験されている方】・ASIC設計もしくはASIC設計環境構築もしくはPCB設計もしくはPCB設計環境構築の実務経験（３年以上）・専門文書を読解できる英語力

愛知 ＞本社（愛知県刈谷市）

月給25万4000円以上
※経験・年齢を考慮して決定致します。

＜直近の初任給実績＞
大卒・高専卒（専攻科）／月給25万4000円
修士了／月給27万6000円
博士卒／月給31万0000円

＜年収例＞
29歳（大卒入社7年目）640万円（残業代含まず）
32歳（大卒入社10年目）740万円（残業代含まず）
35歳（大卒入社13年目）850万円（残業代含まず）
40歳（大卒入社18年目）1250万円※管理職の場合

フレックスタイム制/標準労働時間8h
コアタイム10時10分から14時25分（東京エリア 10時30分から14時45分、製作所 10時10分から15時25分）
※管理職については労働基準法第41条2号により労働基準法上の労働時間、休憩、休日に関する適用を受けないものとします。

休暇週休2日制（土曜日・日曜日）
GW・夏季・年末年始各10日程
年間休日約120日
年次有給休暇、特別休暇など

選択型福利厚生制度
個別制度/住宅資金貸付、財形貯蓄、持ち株制度など
施設/保養所、研修センター、各種文化・体育施設など

COMPANY

会社名：株式会社デンソー
この求人に応募する

※提供元サイトへリンクします　

SEARCH