ASIC/SoC設計

EDAツール開発者

デジタルIC設計

【京都】Soc開発・半導体(LSI)設計・検証エンジニア/最先端半導体分野/在宅勤務OK/WEB面接

【京都／在宅勤務可能／有休消化率80％／残業0～15時間／WLB重視／福利厚生サービス／働きやすい環境／中途活躍事例多数】

■業務詳細：
半導体の論理設計、検証およびツール開発業務をご担当頂きます。3-4名のチームでプロジェクトに携わります。入社後はOJTで先輩と業務を行うので安心です。
仕様検討・作成→RTL実装→検証仕様作成→検証実施の一連の流れ
＊ツール開発：これまでの実経験に基づく、開発・検証効率を大幅に向上させるシミレーションアクセラレータおよび機能レベルでのテストパターン自動生成などの開発（GUIやHW-IPを含む）
作業環境：Linux/UNIX
言語：SystemVelirog、Verilog-HDL、VHDL、C/C++、Python
Simulator/EDA: VCS、IES、QuestaSIMをはじめフォーマルベリファイアなど各種EDA

■働きやすさ
・残業を良しとしないのが社内の共通認識なので、月残業時間は0から15時間前後です。限られた時間でのパフォーマンス向上を重視しており、条件付きでリモートワークも可能です。
・子育て世代のエンジニアが大半を占める中、産休・育休実績もあり、世の中に先行してワークライフバランスのとれた環境を実現しています。社員の有給休暇平均取得率は約80%です。

■将来性
AIを本格的に活用する時代が到来し、その中核を担う技術が半導体です。世界の最先端を走る企業が独自の高集積半導体開発にしのぎを削る中、当社の検証技術の重要性はますます高まり、多くの場面でその価値が認められています。国内では最先端プロセスの製造ロードマップは整いつつありますが、設計や品質の加速を急がなければならない段階です。設計技術はもちろん、その設計品質を保証する検証技術、そしてそれを支える技術者の育成がこれからの成長の鍵となります。
・最先端大規模SoCにおいて、SystemVerilogを採用し、制約付きランダムテストやアサーションといった最新の検証技術を駆使した再利用可能な検証環境を構築・実装した経験が顧客から高い評価を得ています。
・自社製品としてシミュレーション・アクセラレータ、インテリジェント・テストジェネレータなどのツール開発を行い、事業を拡大しています。

変更の範囲：会社の定める業務

＜最終学歴＞大学院、大学、専修・各種学校、高等専門学校卒以上

＜応募資格/応募条件＞
【必須要件】
・1年以上のHDL（Verilog-HDL/VHDL）設計の経験〈ASIC、FPGAなど〉
【歓迎要件】
＊SystemVerilogを含むHDLを使用した設計や検証の実務経験
＊UVMを使用した検証環境構築の経験
＊機能検証や論理設計に関する基礎知識、または関連プロジェクトの経験
＊スクリプト言語（Python、Tclなど）を用いた開発環境の自動化スキル
＊プロセッサのソフトウェア開発経験
＊ソフトウェアの観点からハードウェア検証を支援する技術や経験

＜勤務地詳細＞
京都技術センター
住所：京都府相楽郡精華町光台1丁目７
勤務地最寄駅：近鉄京都線／新祝園駅
受動喫煙対策：屋内全面禁煙
変更の範囲：会社の定める事業所（リモートワーク含む）

＜転勤＞
無
原則的に転勤の予定はありません。リモートオフィス（在宅勤務）の検討も可能です。※但し、ジュニアレベルは除外など諸条件有り

＜在宅勤務・リモートワーク＞
相談可

＜オンライン面接＞
可

＜労働時間区分＞
フレックスタイム制
コアタイム：11:00～16:00
休憩時間：60分（12:00～13:00）
時間外労働有無：有

＜標準的な勤務時間帯＞
9:00～18:00
＜その他就業時間補足＞
■残業0~15h