CAD/EDAエンジニア

その他

半導体の開発・製造の他、半導体や深層学習関連のソフトウェアの開発まで行っております。その中の半導体設計部門において、アナログ回路設計やレイアウト設計のポジションです。【業務詳細】・半導体アナログレイアウト設計・イメージセンサのアナログ回路設計（TOFセンサー回路）・使用ツール：Virtuoso

［配属先情報］
※派遣先はスキル・ご希望に応じ決定致します。

【必須】
・CMOSイメージセンサ知識
・アナログ回路設計またはレイアウト設計の業務経験3年以上
【歓迎】
・Virtuosoを使用したアナログ回路設計の実務経験

顧客先（横浜市西区）
［転勤］当面無

［勤務地備考］原則1つのPJTを長く勤めて頂く予定です（本人希望考慮します）

［想定年収］510万円～690万円

［賃金形態］月給制

［月給］305000円～422000円

09:00～18:00　［所定労働時間］8時間0分　［休憩］60分
［フレックスタイム制］無［コアタイム］無

［年間休日］123日　内訳：土日祝　夏期5日　年末年始5日　その他（配属先により変動）

［有給休暇］入社半年経過後10日～最高20日

［退職金］無［社会保険］健保　厚生年金　雇用　労災
［寮社宅］有　借り上げ社宅にて　5割企業負担

［その他制度］確定搬出年金制度 (401k)、提携保養所