ASIC/SoC設計

FPGA設計

デジタルIC設計

IP設計/ASIC設計/FPGA設計などの、デジタル回路設計を担当。自社IP開発、大手有名メーカーとの共同開発、大手メーカーからの受託開発をお任せします。また、副参事として課長職のサポートまたはエキスパート職として業務をお任せします。・IPライセンスについて:Soc/ASIC開発で培った画像処理・高速インターフェース等の技術をベースに、静止画CODEC、MIPI規格準拠のIPを自社IPとしてプロセッサベンダなどにライセンスしています。■設計実績：静止画像 圧縮/伸長 (JPEG)・画像センシング (動体検知、色検知)・映像信号処理 (LCD、TV)・T-CON・各種スケーラー・画像輪郭強調・球面補正・画像フィルタ、ノイズリダクション・歪み補正

［配属先情報］
・デジタルLSI部門　計15名(50代4名、40代5名、30代3名、20代3名)　・IP開発部門　計9名(50代3名、40代2名、30代2名、20代2名)

【必須】●デジタルLSI回路設計の経験をお持ちの方●管理職経験をお持ちの方◎国内トップクラスの技術力･シェアを獲得しています！独自の技術力を誇る当社の中核としてご活躍いただけることを期待しております。
■各種インターフェース他
・MIPI(CSI2, DSI)　・eDP　・V-by-One　・PCI/P CI Express
・LVDS　・I2C、SPI　・AMBA (AHB、AXI)・イーサ、ギガビットイーサ I/F
・SDホストコントローラ　・モーションコントローラ
・メモリコントローラ　・誤り訂正　・PCカードコントローラ

大阪デザインセンター（大阪市淀川区）
［転勤］当面無

［勤務地備考］※将来的には転勤の可能性あり

［想定年収］550万円～650万円

［賃金形態］月給制

［月給］300000円～420000円

［所定労働時間］8時間0分　［休憩］45分
［フレックスタイム制］有［コアタイム］無

完全週休2日制


［年間休日］122日　内訳：土日祝　夏期4日　年末年始5日　その他（基本土曜・祝日休み ※フリコメ欄参照）

［有給休暇］入社半年経過後10日～最高20日

［退職金］有［社会保険］健保　厚生年金　雇用　労災
［寮社宅］有　※借り上げ社宅制度(規定による)

［その他制度］退職金(3年以上),確定拠出年金,企業年金,財形貯蓄,社員持株会,国内保養施設(契約リゾート),クラブ活動等