ASIC/SoC設計

CAD/EDAエンジニア

デジタルIC設計

【横浜】論理回路・デジタル回路設計～東証プライム上場「イノテック」グループ／残業月平均10~20h～

■採用背景：近年目覚ましく進化が続いている画像処理ICをさらなるレベルへと進化させるための開発のご依頼が多くの企業様からあり、当社でもこれらの需要に応えるため、論理回路・デジタル回路設計者を募集しています。

■業務内容：CMOSイメージセンサーやISPの機能ブロックの画像信号や、音声信号を処理する開発案件に携わっていただきます。
まず、当社のお客さまとともに機能仕様を策定するフェーズから関わり始めます。その後、設計仕様書作成、詳細設計(論理設計)、論理検証、カバレッジ、STAといった各種検証・レビューを実施し、RTLを提出するまでのFE設計業務を一任します。当社開発環境ではCadence社製ツール・Synopsys社製ツールををいた業務となるため、入社後すぐに実務レベルで同ツールを使用することとなります。

■本ポジションのやりがい（社員の生の声）：
プロジェクトで開発される製品は、ここ数年でも4K・8Kと大きく進化を遂げてきたカメラや画像処理ICをさらなるレベルへと進化させるものです。開発に携わりながら、自分たちの手で作り上げた画像処理技術がさまざまな信号処理を経て美しい映像をモニターに映し出したときは、技術者だからこそ味わえる達成感をチーム全員で共有できます。

■キャリアパス：
入社後にはプロジェクトごとに異なるメンバーとともに業務に携わりながら中核となってチームをけん引していただき、次第にプロジェクトリーダーの役割すべてをお任せしていきたいと考えています。

■同社の特徴：
・エンジニア比率は驚異の92％…メーカーの分業化が進む中で、上流工程を行うことができ、且つ、幅広い商品の開発実績とノウハウのある企業は少ないです。そのため、全国各地の企業様から様々な最先端技術の開発依頼があります。高い技術と豊富なノウハウを持った当社だからこそ、優秀なエンジニアの方々が多く在籍しています。
・働きやすい環境…女性のエンジニアの方もご活躍いただいており、長期的なキャリアを形成していただける環境があります。残業時間も10時間～20時間と短く、土日祝日休みのため、メリハリをつけて働くことができます。
・スキルアップ…外部セミナーや外部講習会に参加することも可能です。その他、階層研修においてキャリアアップを図ることもできます。

＜最終学歴＞大学院、大学、高等専門学校卒以上

＜応募資格/応募条件＞
■必須条件
・デジタル回路、論理回路の設計経験者（論理設計、論理検証、論理合成、STA）
・FEのCadence社製ツール、Synopsys社製ツールの使用経験者
・論理検証等、検証環境の構築経験
■歓迎条件
画像/音声信号処理（各種フィルター、動作制御等）関連の開発経験／バス周り、CPU周辺の設計経験
論理合成、DFTの経験／C、C++の読解および改変するスキル／英文の読解

＜勤務地詳細＞
東京デザインセンター
住所：神奈川県横浜市港北区新横浜3-17-6 イノテックビル10F
勤務地最寄駅：JR横浜線・市営地下鉄線／新横浜駅
受動喫煙対策：敷地内全面禁煙

＜転勤＞
当面なし

＜オンライン面接＞
可

＜労働時間区分＞
フレックスタイム制
コアタイム：9:30～15:00
休憩時間：60分（12:00～13:00）
時間外労働有無：有

＜標準的な勤務時間帯＞
8:30～17:30

＜時短勤務＞
相談可
＜その他就業時間補足＞
■試用期間3ヶ月間は通常の8：30～17：30勤務です。
■残業：月平均10~20時間程度