ASIC/SoC設計

FPGA設計

デジタルIC設計

【東京/国分寺】半導体における設計業務※住宅手当など福利厚生◎／充実の教育体制

【幅広い案件を多数保有！様々な経験を積めます◎／福利厚生・バックアップ体制充実の中でキャリアアップが可能／アウトソーシンググループで安定性抜群】
◆職務概要：各種メーカーの開発パートナーとして技術者派遣業を運営している当社の顧客先にて下記業務をお任せします。

◆職務詳細：
◇半導体における設計・開発等の上流工程
◇その他、若手のOJT対応など技術継承も想定
※ご経験スキルに応じて別案件の打診をさせていただく場合もございます。ご面接の際に志向性に合わせて様々お話しできればと思います。

◆開発環境：LINUX、PC 開発言語：C、C++、LINUX、SystemVerilog-HDL、Virtuso、Spice等

◆働く環境：配属先によって多少前後しますが全社月平均残業時間は20時間程度になります。また、年休120日程度や充実した教育制度など働きやすい環境を整えております。

◆案件配属後：2年～3年程度アサイン案件に携わります。半年に1度営業とプロジェクトリーダーと面談し、自身の状態や希望の案件のヒアリングを行い、次回案件アサイン時に適切なプロジェクトに配属できるような体制を整えています。そのため、多種多様な業界のクライアント先プロジェクトを担当することができ、幅広い知識とスキルを身に付けることができます。

◆充実した教育制度／入社後のフォロー体制充実：
◇人事育成制度…等級制度の定義と連動したカリキュラム体型の導入。
◇FA制度…自ら職務・職場を希望でき、エリア・営業所間をこえて適性に配置できるシステムもご用意。
◇キャリアサポート制度…定期的にカジュアル形式な面談を行うことでストレスレベルを把握するとともに必要に応じて関連部署と連携し環境を改善。
◇人事考課制度…目標達成を適性に処遇へ反映されることを有能感を高め、自立できる人財を育成できる制度。

◆福利厚生「SS&CU制度」：
エンジニア（技術社員）を対象に、キャリアチェンジを支援する制度です。新たな職種へ挑戦したい、U・Iターンしたい、上流工程へ挑戦したいなど転職にともなうリスクを気にすることなく、社内で自分の新しいキャリアを形成し、可能性を広げることが可能です。シフトしたことによって上がった派遣料金が一定基準を超えた場合、給与に還元しております。

変更の範囲：会社の定める業務

学歴不問

＜応募資格/応募条件＞
■必須条件：　
半導体における何かしらの設計業務のご経験をお持ちの方

■歓迎要件
Verilog等を使っての実務経験をお持ちの方

＜勤務地詳細＞
東京（顧客先）
住所：東京都
受動喫煙対策：敷地内全面禁煙
変更の範囲：会社の定める事業所

＜転勤＞
当面なし
国内30拠点以上、12,000名の従業員で構成しておりますので、組織編制に伴う人事異動（昇格人事・他部署移動・グループ内異動）や転勤辞令が下る可能性はございます。

＜オンライン面接＞
可

＜勤務時間＞
9:00～18:00 （所定労働時間：8時間0分）
休憩時間：60分
時間外労働有無：有
＜その他就業時間補足＞
残業：配属先によって多少前後しますが全社月平均では20時間程度になります。