ASIC/SoC設計

CAD/EDAエンジニア

前工程プロセス開発

Xインテグレーションエンジニア※最先端技術で開発中／日本の半導体を世界へ※駐在の可能性あり

【業務内容】
2nm世代、及びBeyond 2nmの先端ロジック開発におけるTEGレイアウト設計とプロセスインテグレーション業務を担っていただきます。
プロセス・プロセスインテグレーション技術者と協働しながらTEGレイアウト設計を主軸に業務を進めていただきます。

※業務詳細※
Xインテグレーションエンジニア (XI Enginner: Crossover Integration engineer) として、半導体TEGレイアウト設計、Kerf設計、Mark設計を主業務としながらプロセスインテグレーション業務も一部担うクロスオーバースキルを活かしながらより高度な2nm世代、Beyond 2nm世代の技術開発基盤を支える創造的TEG設計に従事していただきます。

【量産開始までの流れ】
米IBM社と戦略的パートナーシップを締結しており、現在多くの技術者がIBM社にて2ナノ世代の要素技術獲得を進めています。並行してEUV露光機をはじめとして最先端の搬送システムや生産管理システムの導入も進めています。現在はパイロットラインの初期設計を進めており、2025年にはパイロットライン稼働、2027年には量産開始を目指しています。

【Rapidusについて】
■日本の半導体を再び世界へ
半導体は「産業のコメ」ともいわれる、今やあらゆる技術の開発、進化に欠かせないものとなっています。かつては世界でも最先端の半導体製造国であった日本ですが、現在は海外の半導体やファウンドリが台頭し、日の丸半導体は劣勢にあります。そんな中で最先端の2ナノ半導体及びさらにその先の次世代半導体の国内量産を目指し、設立されたのが同社です。
■産官学連携について
大手企業8社から総額73億円の出資を受け、「ポスト5G基金事業」による次世代半導体の研究開発プロジェクトの委託先として新エネルギー・産業技術総合開発機構（NEDO）から開発事業費700億円を受けています。また、技術研究組合最先端半導体技術センター（LSTC）と連携して2020年代後半に2nm世代の最先端ロジック半導体の短TATによる量産実現を目指しています。

変更の範囲：会社の定める業務

＜最終学歴＞大学院、大学卒以上

＜応募資格/応募条件＞
■必須条件：
（1）下記いずれかに該当される方
・半導体TEGレイアウト設計（ディジタル回路論理設計、レイアウト設計、設計フロー構築、自動配置配線ツール、PCell (Parameterized Cell) 設計）
・半導体製造工程でのプロセスインテグレーション
（2）プロセス・プロセスインテグレーション技術者、社内部門との連携を図り、技術開発をリードできる方
（3）大卒以上でTEGレイアウト設計実務、フロントエンドプロセス技術開発実務、研究等の経験者（5年以上）※大学院（修士課程）修了見込含む

＜語学力＞
必要条件：英語中級

＜語学補足＞
TOEIC600点以上もしくは同等程度の語学力
JLPT　N3取得済み、もしくは同等程度の語学力

＜必要資格＞
必要条件：日本語能力試験3級

＜勤務地詳細1＞
アメリカニューヨーク州
住所：アメリカニューヨーク州（Albany）
受動喫煙対策：屋内全面禁煙
＜勤務地詳細2＞
北海道千歳市
住所：北海道千歳市
受動喫煙対策：屋内全面禁煙
変更の範囲：会社の定める事業所

＜転勤＞
当面なし

＜オンライン面接＞
可

＜労働時間区分＞
フレックスタイム制（フルフレックス）
休憩時間：60分
時間外労働有無：有

＜標準的な勤務時間帯＞
9:00～17:30