ASIC/SoC設計

デジタルIC設計

ミックスドシグナルIC設計

CMOSイメージセンサーのロジック回路/ミックスシグナル回路設計検証※在宅可＃DS_R0225

【国内トップクラスの売上を誇る半導体事業／世界シェア50%超・絶好調のイメージセンサー】

【リーダー/担当者】デジタル回路/ミックスシグナル回路 検証業務
System Verilog/Verilog-HDLによる機能検証（アサーション検証、カバレッジ検証、リファレンスCによる一致検証などの自動検証主体）やミックスシグナル回路の検証を行います。
【変更の範囲：会社の定める業務】

■組織の役割：
ソニーの半導体ビジネスを支えるCMOSイメージセンサーを担当頂きます。
モバイルもしくは、セキュリティカテゴリのCISを中心に新機能を顧客へ提案行い、設計へ落とし込み開発完遂する差異化製品開発を担当頂きます。
その中で、昨今、回路の機能検証技術に課題を抱えており、検証戦略の具体化やアサーション検証・カバレッジ検証・リファレンスCによる一致検証などの検証自動化手法の変革を担当しております。

■担当予定の業務内容：
System Verilog/Verilog-HDLによる機能検証（アサーション検証、カバレッジ検証、リファレンスCによる一致検証などの検証自動化が主体）やミックスシグナル回路の検証を行います。
ツールベンダや社内有識者との情報共有や協業も多いです。
設計後は測定及び評価チームと協業すると共に、自社工場があるので試作立ち上げのサポートも行います。
開発難易度に応じ、数名～数十名程度のチームを作って要求仕様から検証仕様に落とし込み、決められたスケジュール内でチームで業務を推進します。
一方で中長期スパンでは新たな検証手法の探索を継続し、製品への検証技術導入などを推進していきます。

■想定ポジション：
担当者もしくは、リーダーとして与えられた範囲で業務を行っていただきます。


変更の範囲：本文参照

＜最終学歴＞大学院、大学、高等専門学校卒以上

＜応募資格/応募条件＞
■必須条件：
半導体のロジック回路の設計・検証業務を経験されている方（System Verilog またはVerilog-HDLの知見をお持ちの方）
※半導体の種類は問いません。

■歓迎条件：
・SystemVerilog、UVM、SystemC、アサーション記述、論理合成、動作合成、タイミング検証(STA)、Python
・アナログ回路の基礎知識や、ロジック、アナログ協調検証知識。ソフトウェア知識　等

＜語学力＞
必要条件：英語中級

＜語学補足＞
顧客との英語によるコミュニケーションがリーダーには求められますが、社内での研修の機会もあります。

＜勤務地詳細1＞
本社
住所：神奈川県厚木市旭町4-14-1
受動喫煙対策：屋内全面禁煙
＜勤務地詳細2＞
ソニーセミコンダクタソリューションズ株式会社 福岡
住所：福岡県福岡市早良区百道浜2-3-2
勤務地最寄駅：地下鉄空港線／西新駅
受動喫煙対策：屋内全面禁煙
変更の範囲：本文参照

＜勤務地補足＞
【変更の範囲：会社の定める事業所（リモートワーク含む）】

＜転勤＞
当面なし
将来的に別の職務領域や技術領域に異動の可能性がございます。
合わせて、全国の支社、工場、営業所への転勤可能性がございます。

＜在宅勤務・リモートワーク＞
相談可

＜オンライン面接＞
可

給与
＜予定年収＞
600万円～1,150万円

＜賃金形態＞
月給制

＜賃金内訳＞
月額（基本給）：270,000円～500,000円

＜月給＞
270,000円～500,000円

＜昇給有無＞
有

＜残業手当＞
有

＜給与補足＞
※経験に応じて要相談
※会社業績や個人評価等に応じて変動します。


賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。

＜労働時間区分＞
フレックスタイム制（フルフレックス）
休憩時間：45分（12:00～12:45）
時間外労働有無：有

＜標準的な勤務時間帯＞
9:00～17:30