半導体業界をひとでつなぐ

LAYLA-HR

株式会社エッチ・ディー・ラボ

面接1回★新横浜/電子回路設計[研究:官学連携][開発:半導体大手取引]/休日126

  • ASIC/SoC設計FPGA設計デジタルIC設計
  • 神奈川県
  • 年収300万~500万円年収500万~700万円年収700万~1000万円
  • 提供元:リクナビNEXT
  • 掲載日:2024年12月27日

求人AIによる要約

新横浜での電子回路設計職を募集!デジタル回路設計の全工程を担当し、システムLSIやFPGA設計、医療機器やデジタルカメラのC-MOSセンサーなど多彩なプロジェクトに関与できます。大手企業との直接取引が多数あり、実績を積むチャンスが豊富です。技術本部には多様なスキルを持つ29名の社員が在籍し、いつでも相談できる環境が整っています。1案件は約1年~3年の長期プロジェクトで、出張もあり、やりがいのある仕事です。休日126日でワークライフバランスも充実!

【おすすめポイント】
・多様なプロジェクトに関与できる
・大手企業との直接取引で実績を積むチャンス
・相談しやすい環境でスキルアップが可能

この求人に応募する

※提供元サイトへリンクします 

OUTLINE

ASIC/SoC設計

FPGA設計

デジタルIC設計

デジタル回路設計(暗号・画像処理・通信・金融分野等)の各工程全般を担当。【過去設計事例】システムLSI、FPGA(暗号処理用、携帯電話用等)/医療機器(内視鏡システム)/デジタル一眼レフカメラのC-MOSセンサー等【詳細】言語を用いてLSI設計やFPGA設計等を手掛けて頂きます。自ら仕事を作り纏めることや、指示出し、顧客と打ち合わせをし仕上げる等。様々な業務をお任せします。案件により日帰りや宿泊を伴う出張あり。【担当件数】1-2案件/人(基本は1案件)※1案件は約1年~3年【取引先企業】電子商取引安全技術組合/東北大学/KIOXIA東芝/ルネサスエレクトロニクス/オリンパス/ソニー/キャノン等 大手企業との直接取引多数

[配属先情報]
技術本部配属予定【29名在籍(役員除く):20代~50代】◎様々な分野のスキルを保持する社員が身近におり、いつでも相談できる環境があります!

【必須】■デジタル回路設計経験をお持ちの方。(年数不問)
【歓迎】■Verilog、VHDL、C言語を扱ったご経験(年数不問)
    ■Cを使った組込みソフトウェアの開発経験をお持ちの方
【強み】「デジタル回路設計の唯一の国内教育機関」として事業を展開しており、ハイレベルなノウハウを共有・標準化することも得意。実践と教育が備わった環境で、エンジニアとしての腕をスピーディに磨けます。
【先輩社員の声】■スタイルガイド発行元としてLSI開発業界で認知がある ■AMD社が認定するトレーナ企業 ■入社後研修も充実しておりトレーニングチームもあることから研修環境が手厚い

◆本社事業所(神奈川県横浜市港北区)
[転勤]無

[想定年収]450万円~800万円

[賃金形態]月給制

[月給]300000円~

[所定労働時間]8時間0分 [休憩]60分
[フレックスタイム制]有[コアタイム]有 10:30~15:00

完全週休2日制


[年間休日]126日 内訳:土日祝 年末年始7日 その他(※有休に夏期休暇含む)

[有給休暇]入社半年経過後14日~最高20日

[退職金]有[社会保険]健保 厚生年金 雇用 労災
[寮社宅]無

[その他制度]■私服勤務OK ■保養所 ■出張手当 ■代休制度、慶弔休暇制度有 他

COMPANY

会社名:株式会社エッチ・ディー・ラボ
この求人に応募する

※提供元サイトへリンクします 

SEARCH