ASIC/SoC設計

FPGA設計

デジタルIC設計

【新横浜】回路設計エンジニア（半導体）～転勤無／回路設計の総合コンサルティング会社／残業30h未満～

～回路設計の総合コンサルティング会社／完全週休二日／年間休日124日／転勤無／残業30h未満～
■業務内容：通信、画像処理に関するHDL設計、LSI・FPGA設計、コンサルティング等を行う当社または大手メーカーの開発プロジェクト先にて、電子回路設計の各工程全般をお任せします。具体的には、1つの半導体チップに集積される素子の数が1,000個～10万個あるLSI（大規模集積回路）における、内部構造やLSIを実装した基板の回路を設計する「LSI設計（FPGA、ASIC）」を担当して頂きます。

■職務の特徴：国内の有名な半導体・電機メーカーから直接ご依頼を頂いており、デジタル一眼レフカメラのG-MSセンサー、LSIチップ（暗号処理用、携帯電話用、複写機用等）、医療機器（内視鏡システム）等の開発プロジェクトに参画しています。また、確かな実績や高い実力も評価されており、新製品開発や先進技術の研究・開発や社会的な影響力も大きい「ハイスキル」な案件等も手掛けています。本ポジションはそんな当社の将来のコアメンバーとしての募集です。

■魅力：当社がご依頼いただく案件は、技術的にレベルの高いものが多いのが特徴です。さらに、業界の“教育機関”としての事業を展開していることもあり、そうしたハイレベルな技術・ノウハウを共有・標準化することも得意。実践と教育が備わった環境ですので、エンジニアとしての腕をスピーディに磨いていけます。そういう環境で活躍している先輩たちとの協働も、教訓に溢れたものになるはずです。
■就業環境：同職種は現在3名が担当をしています。自社内での受託開発が中心ということもあり、比較的ゆとりを持ってスケジュールを組み、裁量制と併せて自分なりの働きやすさを考えながら取り組んで頂けます。出勤退勤の調整もしやすく、土日休みでワークライフバランスが整っているため、仕事とプライベートのオンとオフも切り替えがしやすい環境です。

■勤務地補足：基本的に本社勤務ですが、経験、スキルや習熟度合いに応じて、東京23区・神奈川県を中心としたメーカーのプロジェクト先にて勤務して頂く場合があります。また、出張も発生します。

学歴不問

＜応募資格/応募条件＞
■必須条件：
・HDL(VerilogHDL、VHDL)での電子回路設計経験をお持ちの方
※経験工程/プロジェクト規模は不問です。
※デジタル/アナログ、FPGA/ASICは不問です。

＜勤務地詳細＞
本社
住所：神奈川県横浜市港北区新横浜3-17-6イノテックビル10F
勤務地最寄駅：各線／新横浜駅
受動喫煙対策：屋内全面禁煙

＜転勤＞
無
転居を伴う転勤はありません。

＜在宅勤務・リモートワーク＞
相談可

＜オンライン面接＞
可

給与
＜予定年収＞
500万円～720万円

＜賃金形態＞
月給制

＜賃金内訳＞
月額（基本給）：310,000円～380,000円
その他固定手当/月：40,000円

＜月給＞
350,000円～420,000円

＜昇給有無＞
有

＜残業手当＞
無

＜給与補足＞
※詳細は面接内でご質問ください。
■昇給：年1回（4月）
■賞与：年2回（6月・12月）※支給実績6ヶ月分
■業績賞与：年1回（4月）※支給実績0.8ヶ月分（業績による）
■モデル年収：入社3年目、年収600万円

賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。

＜労働時間区分＞
専門業務型裁量労働制
みなし労働時間/日：8時間00分
休憩時間：60分
時間外労働有無：無

＜標準的な勤務時間帯＞
9:00～18:00