半導体業界をひとでつなぐ

LAYLA-HR

日研トータルソーシング株式会社

【山形県/半導体LSI設計】残業月20h/案件多数/年休125日/無期雇用派遣

  • ASIC/SoC設計CAD/EDAエンジニアデジタルIC設計
  • 山形県
  • 年収300万~500万円年収500万~700万円
  • 提供元:リクナビNEXT
  • 掲載日:2024年12月20日

求人AIによる要約

半導体LSI設計のプロジェクトに参加し、フロントエンドからバックエンドまで幅広い業務を担当します。具体的には、論理設計や論理シミュレーション、論理合成、レイアウト設計などを行い、最先端の技術に触れながらスキルを磨くことができます。残業は月20時間程度で、年間休日は125日とプライベートも充実。全国一律の社宅制度もあり、社員の多くが利用しています。あなたの経験や希望に応じた案件も検討可能です。

【おすすめポイント】
・幅広い業務に携わり、スキルアップが可能
・残業少なめで年間休日125日
・全国一律の社宅制度で生活面もサポート

この求人に応募する

※提供元サイトへリンクします 

OUTLINE

ASIC/SoC設計

CAD/EDAエンジニア

デジタルIC設計

◆半導体LSIの設計開発をお任せします。《具体的には》◆フロントエンド業務(論理設計)--仕様策定/論理設計(RTL)/論理シミュレーション(動的タイミング検証)◆ミドルエンド業務(論理から物理への橋渡し)--論理合成(RTL→GATE変換)/STA(静的タイミング検証)/FV(論理一致確認)/DFT(テスト容易化設計)◆バックエンド業務--レイアウト設計(物理設計)/物理検証/電気的特性検証(消費電流検証)【給与】できるだけ現職の水準と合わせられるように配慮いたします。【福利厚生】単身者向けに全国一律3.7万円で社宅を用意しています。社員の2/3が利用しています。

[配属先情報]
上記以外でもご経験・ご希望に応じて案件の検討が可能です。

【いずれか必須】・半導体設計開発業務の関与経験(年数不問)
・Unixの操作
・VIエディタの操作
・RTL(VerilogHDL)の知識
・DFTツール(Synopsys/Cadence)の使用経験
【働き方】派遣先によりますが、残業月20時間、土日休みとワークライフバランスを重視した働き方が可能です。また、ご本人の希望に沿うため、転勤を望まない方を無理に転勤させることはありません。管理職にはなりたくない、現場から離れたくない方に生涯活躍できる場を用意できるよう案件を審議しています。

(山形県)
[転勤]当面無

[勤務地備考]面接時に適性や能力により、ご希望を踏まえて決定いたします。

[想定年収]350万円~700万円

[賃金形態]月給制

[月給]250000円~

08:30~17:30 [所定労働時間]8時間0分 [休憩]60分
[フレックスタイム制]無[コアタイム]無

完全週休2日制


[年間休日]125日 内訳:土日 その他(休日は配属先カレンダーに準拠します。)

[有給休暇]入社半年経過後10日~最高40日

[退職金]無[社会保険]健保 厚生年金 雇用 労災
[寮社宅]有 全国一律37,000円となります。

COMPANY

会社名:日研トータルソーシング株式会社
この求人に応募する

※提供元サイトへリンクします 

SEARCH