ASIC/SoC設計

その他

ミックスドシグナルIC設計

【横浜】アナログ回路設計（半導体ICチップ）年休120日◇上流工程で技術を磨ける／平均残業20時間

【技術者としての長期的なキャリア形成を考えている方へ！／大手メーカーの現場で技術を磨ける環境／上流工程案件多数／家族手当や福利厚生が充実しているため腰を据えて働けます！】

◆職務概要：株式会社アウトソーシングテクノロジーの社員としてメーカー企業に常駐し、メーカー技術社員と弊社社員と協力して業務致します。
半導体の開発・製造の他、半導体や深層学習関連のソフトウェアの開発まで行っております。その中の半導体設計部門において、アナログ回路設計やレイアウト設計のポジションです。
【変更の範囲：会社の定める業務】

◆職務詳細：
・半導体アナログレイアウト設計
・イメージセンサのアナログ回路設計（TOFセンサー回路）
ご自分で手を動かして設計をしていただける方を募集します。
※現場から多少ブランクがある方でも構いません。これまでの経験を生かしてご活躍いただけます。
※長期休暇の取得がしやすい環境です。連休にあわせ有給消化も推奨しています。
※多様なオーダーに対し、柔軟に対応するスキル・設計力が求められます。

◆ミッション：
オーダーに基いた設計・開発をおこなっております。常に創意工夫をしながら業務にあたります。

◆使用ツール：Virtuoso

◆エンジニアとしてのご活躍例：
・過去ものづくりに携わっていたが直近別業界で勤務されていた方
・マネジメントの道ではなく専門エンジニアスペシャリストとして活躍したいと思いご入社された方
・エンジニアのスキルをもっと磨きたい、市場価値をあげたいと思いご入社された方

◆働く環境：
全社月平均残業時間：約20時間
年休：120日程度
キャリアサポート制度充実：社内に専属のカウンセラーがおり、プロジェクト、働き方など相談できる環境がございます。
定年：65歳です。その後も１年更新での契約社員としてご活躍いただけます。
手厚い福利厚生：配属先への勤務に伴う引っ越し費用に関しては、会社が全額負担します。家賃補助の金額に関して、6万円（家賃＋共益費）の物件を上限として半分を支給いたします。他にも家族手当制度等がございます。

変更の範囲：本文参照

＜最終学歴＞大学院、大学、短期大学、専修・各種学校、高等専門学校、高等学校卒以上

＜応募資格/応募条件＞
■必須条件：
・CMOSイメージセンサ知識
・アナログ回路設計またはレイアウト設計の業務経験3年以上

■歓迎条件：
Virtuosoを使用したアナログ回路設計の実務経験

＜勤務地詳細＞
顧客先
住所：神奈川県横浜市みなとみらい
受動喫煙対策：屋内全面禁煙
変更の範囲：本文参照

＜勤務地補足＞
【変更の範囲：会社の定める事業所（リモートワーク含む）】

＜転勤＞
当面なし
国内30拠点以上、12,000名の従業員で構成しておりますので、組織編制に伴う人事異動（昇格人事・他部署異動・グループ内異動）や転勤辞令が下る可能性はございます。

＜オンライン面接＞
可

＜予定年収＞
510万円～690万円

＜賃金形態＞
月給制

＜賃金内訳＞
月額（基本給）：305,000円～422,000円

＜月給＞
305,000円～422,000円

＜昇給有無＞
有

＜残業手当＞
有

＜給与補足＞
※社会人経験、面接結果等を考慮の上決定します。
■昇給：年1回（4月）
■賞与：年2回（7月、12月）※過去実績2.6ヶ月


賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。

＜勤務時間＞
9:00～18:00 （所定労働時間：8時間0分）
休憩時間：60分
時間外労働有無：有
＜その他就業時間補足＞
残業：配属先によって多少前後しますが全社月平均では20時間程度になります。