【横浜】半導体アナログLSIレイアウト設計・検証 ※1949年設立の歴史ある企業/自社開発中心
- ASIC/SoC設計その他ミックスドシグナルIC設計
- 神奈川県
- 年収300万～500万円年収500万～700万円年収700万～1000万円
- 提供元：doda
- 掲載日：2024年12月16日
求人AIによる要約
半導体業界でのキャリアを築くチャンス！1949年設立の歴史ある企業で、アナログLSIのレイアウト設計・検証を担当します。主な業務は、ミックス・ドシグナルのレイアウト設計や設計検証（DRC、LVS、ERC、LPE）、ドキュメント作成です。自社開発を中心に、車載センサやCMOSイメージセンサなど多様なプロジェクトに携わることができ、チャレンジを大切にする文化の中で成長できます。一次請けのプロジェクトが多く、安定した経営基盤のもとでスキルを磨くことが可能です。
【おすすめポイント】
・歴史ある企業での安定した職場環境
・多様なプロジェクトに関与し、スキルアップが可能
・チャレンジを重視する文化で成長をサポート
※提供元サイトへリンクします
OUTLINE
ASIC/SoC設計
その他
ミックスドシグナルIC設計
【横浜】半導体アナログLSIレイアウト設計・検証 ※1949年設立の歴史ある企業/自社開発中心
～多くの大手メーカーから一次請けしております（一次請け8割程度）／半導体設計とプラスチック製造の業種分散にて黒字経営継続／チャレンジを大切にする文化のため、難しい事業への挑戦もできます～
■職務内容について：
システムLSIのアナログレイアウト設計
■職務詳細について：
・ミックス・ドシグナル（アナログ＋デジタル）のレイアウト設計 ※IPCore／CHIP
・設計、検証（DRC、LVS、ERC、LPE）
・ドキュメント作成
■開発実績
・車載センサ（用途：バッテリー監視、回転角[レゾルバ]、ブラシレスモータ）
・各種センサ（用途：磁気、圧力、回転軸、角速度、加速度）
・CMOSイメージセンサ
・NANDフラッシュ
・高周波通信機器（用途：チューナーなど）
【配属先】LSI設計事業 システムセンター アナログ・レイアウト担当（約40名）
＊自社での受託設計が中心であり、プロジェクト次第でチーム単位にて常駐にて設計を行うことがあります。
＜応募資格/応募条件＞
■必須条件：下記いずれかの経験をお持ちの方
・半導体のアナログ・レイアウト実務経験者
■歓迎条件：
・ツール：EDAツールを使用した開発経験がある方は優遇します。
Cadense（Virtuoso、PVS、EAD、Voltus)、Silvaco（Expert、Guardian、Hipex）
Synopsys（IC Compiler、PrimeTime、IC Validator、Laker）、Mentor（Calibre）
本社
住所：神奈川県横浜市保土ケ谷区神戸町134 横浜ビジネスパークイーストタワー12F
勤務地最寄駅：JR線／保土ヶ谷駅
受動喫煙対策：敷地内喫煙可能場所あり
＜勤務地補足＞
システムセンター：相鉄線：天王町駅 徒歩5分 JR横須賀線、湘南新宿ライン：保土ヶ谷駅 徒歩15分
＜転勤＞
当面なし
転勤は当面想定していません。
400万円～700万円
＜賃金形態＞
月給制
補足事項なし
＜賃金内訳＞
月額（基本給）：210,000円～420,000円
＜月給＞
210,000円～420,000円
＜昇給有無＞
有
＜残業手当＞
有
＜給与補足＞
■昇給：年1回
■賞与：年2回※過去実績4.8ヶ月
記載金額は選考を通じて上下する可能性があります。
月給(月額)は固定手当を含みます。
フレックスタイム制
コアタイム：10:00～15:00
休憩時間：60分（12:00～13:00）
時間外労働有無：有
＜標準的な勤務時間帯＞
8:30～17:30
＜その他就業時間補足＞
補足事項なし
COMPANY
※提供元サイトへリンクします
当サイトの情報は、情報提供元から自動取得した内容を掲載しており、一部情報が最新でない可能性があります。最新の内容については、直接情報提供元でご確認ください。