掲載中
応募受付中
掲載日:
2026年11月10日
株式会社アドバンテスト
テクノロジー開発本部 半導体テスタの論理回路ユニット、自己診断プログラムおよび校正プログラムの開発エンジニア
想定年収
年収500万~700万円、年収300万~500万円、年収300万円未満
勤務地
その他
Smart Overview
【おすすめポイント】
・ASIC/FPGA設計に特化した専門的な業務
・最新技術を駆使したプロジェクトへの参加
・チームでの成長を促進する環境
募集職種
ASIC/SoC設計
FPGA設計
デジタルIC設計
仕事内容
業務内容:
・ASIC/FPGAのデジタル回路設計(Verilog-HDL, SystemVerilog)
・診断プログラム開発、およびハードウェア評価
変更の範囲:会社の定める業務
求めている人材
・論理回路設計の経験をお持ちの方(ASIC、FPGAなど)
・Verilog-HDLやSystemVerilogなどのHDLによる設計経験をお持ちの方