半導体レイアウト設計

Smart Overview

半導体業界での設計エンジニアとして、最先端の技術を駆使し、回路設計やデジタル・アナログ混載設計に携わるチャンスです。具体的には、アナログ回路の設計や、DRC、LVS、ERCなどの物理検証を行い、品質向上に貢献します。また、EDAツールやPDKを活用し、効率的な設計プロセスを実現。チームとの連携を通じて、製品の微細化や高性能化を推進し、業界の最前線で活躍することができます。あなたの技術力を活かし、未来の半導体技術を共に創造しましょう。

【おすすめポイント】
・最先端の半導体技術に携わるチャンス
・物理検証や設計プロセスの効率化に貢献
・チームとの連携で製品の高性能化を推進

募集職種

ASIC/SoC設計

CAD/EDAエンジニア

EDAツール開発者

仕事内容

［期待する役割］
レイアウト設計の品質・開発スピード向上および協力会社のマネジメントを通じて、オシレータ製品の微細化・小型化やセンサ製品の光学性能向上を支え、開発案件の円滑な推進と手戻り削減に貢献。

［具体的な仕事内容］
■アナログ回路、デジタル・アナログ混載領域を中心とした半導体設計レイアウト設計
■回路設計者と連携したフロアプラン・素子配置・配線・チップサイズの最適化
■DRC、LVS、ERC等の物理検証・寄生抽出・設計ルールの確認
■協力会社への仕様提示、レビュー、進捗・品質管理
■EDAツール、PDK、設計データ管理に関するノウハウの蓄積

求めている人材

［必須要件］
■半導体レイアウト設計経験（３年以上）
■回路設計者と連携し、仕様確認やレイアウトレビューを行った経験
■Cadence、Virtuoso、Synopsys、CustomCompiler、Alpha-SX等いずれかのEDAツール使用経験
■DRC・LVS・ERC等の物理検証経験

［歓迎要件］
■下記いずれかの設計・開発経験をお持ちの方
アナログIC・発振回路・PLL・センサ・光デバイス・デジアナ混載回路のレイアウト／
外注管理・GDS出力・マスクデータ確認／低ノイズ・ESD・寄生分析・チップサイズ削減／
PDK・Pcell・設計環境構築

勤務地

那須塩原事業所（栃木県那須塩原市下田野531-1）

給与

335,000円～454,000円
※前職、ご経験を考慮します

勤務時間

固定勤務 8:30～17:30（休憩時間1時間含む）

休日休暇

固定勤務　129日（土曜、日曜、祝日、年末年始）
※当社カレンダーによる

福利厚生

那須塩原事業所（栃木県那須塩原市下田野531-1）

会社概要

セイコーNPC