掲載中
応募受付中
掲載日:
2026年11月6日
アルファテクノロジー株式会社
【宮城】FPGA開発エンジニア◆<最先端領域>衛星配信・画像処理/チーム参画で着実に成長◎/転勤なし
想定年収
その他、年収500万~700万円、年収300万~500万円
勤務地
福岡県
Smart Overview
【おすすめポイント】
・最先端のFPGA技術に関わる実践的な経験が得られる
・チームでの協力を重視した働きやすい環境
・充実した教育体制でスキルアップが可能
募集職種
ASIC/SoC設計
FPGA設計
デジタルIC設計
仕事内容
【宮城】FPGA開発エンジニア◆<最先端領域>衛星配信・画像処理/チーム参画で着実に成長◎/転勤なし
□■通信・IT・半導体・産業機械・自動車・家電などの幅広い分野で卓越した技術力を提供し、日本のモノづくりをサポートする企業/徹底したエンジニア目線で、やりがいと働きやすさを追求■□
■業務概要:
衛星配信や画像処理に関するFPGA開発業務を担当いただきます。
画像処理アルゴリズムの実装や高位合成を用いた開発など、最先端領域に携われるポジションです。
■業務詳細:
・画像処理アルゴリズムのFPGA実装
・FPGA高位合成を用いた開発
・RTL設計、論理合成、検証
・性能改善、最適化
・評価、デバッグ
■魅力:
◎チームでの常駐配属に注力
◎資格取得・外部研修受講支援あり
◎家電から自動車など、意欲に応じて異なる分野への挑戦が可能
◎腰を据えて長くスキルを積み上げ、活躍できる環境
■教育体制:
定期的な勉強会やeラーニングなど、エンジニアが安心して業務に集中し、技術力を向上させられる環境を整えています。
技術部がエンジニアの意向をくみ取る体制があるのも当社の強みです。
■就業環境:
20~60代のエンジニアが活躍中。Teamsを利用してのミーティングや情報交換、雑談チャット等、エンジニア同士のコミュニケーションも活発です。
変更の範囲:会社の定める業務
求めている人材
<応募資格/応募条件>
■必須条件:下記いずれか
・画像処理FPGA開発経験3年以上
・FPGA高位合成経験3年以上
■歓迎条件:
・Verilog HDL/VHDLの経験
・Zynq等SoC FPGA経験
・画像処理アルゴリズム知識
勤務地
仙台テクニカルセンター
住所:宮城県仙台市泉区泉中央1-16-6 泉中央ビル8階
勤務地最寄駅:仙台地下鉄 南北線/泉中央駅
受動喫煙対策:屋内全面禁煙
<勤務地詳細2>
プロジェクト先常駐(宮城県)
住所:宮城県
受動喫煙対策:屋内全面禁煙
変更の範囲:会社の定める事業所
<勤務地補足>
※ご希望の開発内容等を考慮し配属先を決定いたします。
<転勤>
無
※原則、エリアを超える転勤はございません。
<オンライン面接>
可
給与
375万円~730万円
<賃金形態>
月給制
<賃金内訳>
月額(基本給):250,000円~420,000円
<月給>
250,000円~420,000円
<昇給有無>
有
<残業手当>
有
<給与補足>
■昇給:年1回
■賞与:年2回
※待機期間中も給与100%支給
賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。
勤務時間
9:00~18:00 (所定労働時間:8時間0分)
休憩時間:60分(12:00~13:00)
時間外労働有無:有
<その他就業時間補足>
■平均残業時間:月20時間
休日休暇
年間有給休暇10日~20日(下限日数は、入社半年経過後の付与日数となります)
年間休日日数125日
※年4回土曜出勤あり(主に全体会議・評価面談・勉強会等を実施)
※5日以上の連続休暇取得可能
年末年始休暇、GW休暇、慶弔休暇、有給休暇、介護休暇、バースデー休暇
福利厚生
<社会保険>
健康保険 有、厚生年金 有、雇用保険 有、労災保険 有
■関東ITソフトウェア健康保険組合
<各手当・制度補足>
通勤手当:実費支給(上限なし)
家族手当:子ども手当10,000円~
住宅手当:補足事項なし
寮社宅:借上社宅制度(規定あり)
厚生年金基金:無
退職金制度:勤続3年以上で対象
<定年>
65歳
<育休取得実績>
有
<教育制度・資格補助補足>
■資格取得支援制度
■外部研修受講支援
<その他補足>
■永年勤続報奨制度
■関東ITソフトウェア健康保険組合:スポーツクラブ、宿泊・映画館・レジャー施設の割引サービスあり
■企業年金制度(はぐくみ企業年金加入)
■グループ傷害保険
■ライフサポート倶楽部
■U・Iターン支援制度(引っ越し費用等を会社が全額負担)※規定あり