掲載中
応募受付中
掲載日：
2026年10月30日
株式会社シーディア
【さいたま】次世代のスタンダードを創る「FPGA設計エンジニア」 ／未踏のロジックを形にする
想定年収
その他、年収500万～700万円、年収300万～500万円
勤務地
富山県、新潟県、神奈川県、東京都、千葉県、埼玉県、群馬県、栃木県、茨城県、福島県
Smart Overview
【おすすめポイント】
・医療や防衛など多様な業界に挑戦できる
・2～3年の経験を活かし、製品開発に貢献
・安定した企業でキャリアを築ける環境
募集職種
ASIC/SoC設計
FPGA設計
デジタルIC設計
仕事内容
【さいたま】次世代のスタンダードを創る「FPGA設計エンジニア」 ／未踏のロジックを形にする
ハード～ソフト、ITインフラなどの幅広い業界へエンジニアリングサービスを提供する当社にてFPGA設計エンジニアをお任せします。
仕事内容
￣￣￣￣￣￣￣￣￣￣￣
・仕様書に基づくRTL（VerilogHDL等）の設計・検証
・FPGAの実装及び評価
■プロジェクト例
医療製品、防衛系、画像処理、マイコン周り制御設計 等
将来性が高く人々の生活を豊かに安心を与えるお仕事です。
シーディアで働く魅力
￣￣￣￣￣￣￣￣￣￣￣
・あなたのキャリア形成を一緒に！
・2～3年先にリリースされる製品開発に携われる
・多種多様な年齢、国籍のエンジニアが活躍中
変更の範囲：会社の定める業務
求めている人材
＜応募資格/応募条件＞
■必須条件：下記、いずれかの経験
・FPGAの検証または設計
・電気回路設計
・VerilogHDLまたはVHDLの操作経験
大手メーカー出身のベテランエンジニアからOJTを受けることができます。
スキルに不安をお持ちの方は周りの方からサポートいただけます。
勤務地
プロジェクト先
住所：埼玉県さいたま市
勤務地最寄駅：東武鉄道東武野田線／七里駅
受動喫煙対策：敷地内全面禁煙
変更の範囲：会社の定める事業所
＜転勤＞
無
＜オンライン面接＞
可
給与
480万円～700万円
＜賃金形態＞
月給制
補足事項なし
＜賃金内訳＞
月額（基本給）：347,000円～530,000円
＜月給＞
347,000円～530,000円
＜昇給有無＞
有
＜残業手当＞
有
＜給与補足＞
※経験・能力を考慮し、当社規定により決定
■その他固定手当：業務手当（一律10,000円）
■昇給：年1回（7月）
■賞与：年2回（7月・12月）
賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。
勤務時間
9:00～18:00 （所定労働時間：8時間0分）
休憩時間：60分
時間外労働有無：有
＜その他就業時間補足＞
■残業：月平均20時間程度
休日休暇
年間有給休暇10日～20日（下限日数は、入社半年経過後の付与日数となります）
年間休日日数123日
※年間120日以上（会社カレンダーあり）
■完全週休2日制（土・日）、祝日
■年末年始休暇、年次有給休暇、特別休暇、慶弔公事休暇、看護介護休暇 他
福利厚生
＜社会保険＞
健康保険 有、厚生年金 有、雇用保険 有、労災保険 有
・健康保険（産業機械健康保険組合）
・団体保険
＜各手当・制度補足＞
通勤手当：定期代支給（上限4万円／月）
家族手当：無 補足事項なし
住宅手当：無 補足事項なし
寮社宅：借り上げ社宅制度有
厚生年金基金：無 補足事項なし
退職金制度：勤続3年以上※福利厚生欄参照
＜定年＞
60歳
最年長の雇用実績70歳
＜育休取得実績＞
有
＜教育制度・資格補助補足＞
OJT
＜その他補足＞
■産休・育休制度
■慶弔見舞金支給制度
■紹介報奨金制度
■借り上げ社宅制度
■転居支度金制度
■退職金制度
■団体保険有