掲載中
応募受付中
掲載日：
2026年10月27日
株式会社シーディア
【横浜】半導体(LSI)設計・評価エンジニア/受託開発50％/未踏ロジックへ挑戦
想定年収
その他、年収700万～1000万円、年収500万～700万円
勤務地
福岡県、神奈川県、東京都
Smart Overview
【おすすめポイント】
・最新のLSI設計技術に携わるチャンス
・次世代半導体の開発に貢献できる
・成長性が高い業界でスキルアップが可能
募集職種
ASIC/SoC設計
FPGA設計
デジタルIC設計
仕事内容
【横浜】半導体(LSI)設計・評価エンジニア/受託開発50％/未踏ロジックへ挑戦
ハード～ソフト、ITインフラなどの幅広い業界へエンジニアリングサービスを提供する当社にて、半導体(LSI)設計や評価を中心に、フロントからバックエンドまでスキルに合わせた業務をお任せします。
仕事内容
￣￣￣￣￣￣￣￣￣￣￣
半導体製品（デジタル／アナログ）開発におけるフロントエンド、ミドルレンジ、バックエンド設計及びテスト／評価業務を担当いただきます。
※スキルや得意分野に応じてお仕事をお任せします。
＊デジタル設計
RTL設計（論理設計）／検証／DFT／インプリ／P＆R／STA／タイミング検証／FPGA 等
＊アナログ設計
各種アナログIP設計／回路／レイアウト／実機評価 等
＊テスト開発
プログラミング設計、テスター評価／解析業務 等
■プロジェクト例：
・次世代新規格メモリ開発
・先進のNAND型フラッシュメモリ開発
・次世代車載プラットフォーム開発
・高速IF（インターフェース）、I／O開発
・高速処理IP開発
・CMOSイメージセンサ開発
※高周波、システムLSI、IC、混載回路など
シーディアで働く魅力
￣￣￣￣￣￣￣￣￣￣￣
・あなたのキャリア形成を一緒に！
・2～3年先にリリースされる製品開発に携われる
・多種多様な年齢、国籍のエンジニアが活躍中
変更の範囲：会社の定める業務
求めている人材
＜応募資格/応募条件＞
■必須条件：
・デジタルまたはアナログの設計もしくは評価の経験
・下記いずれかの使用経験
VerilogHDL，SystemVerilog，NC－Verilog，VCS，Design Compiler，DFT，PrimeTime，Quatus，Vivado，Virtuoso，Calibre，Spice，Perl，Tcl などの使用経験
スキルに不安をお持ちでもお気軽にご応募ください◎
勤務地
東京デザインセンター
住所：東京都大田区羽田空港1-1-4 羽田イノベーションシティZoneK 2F
勤務地最寄駅：京急線/東京モノレール線／天空橋駅
受動喫煙対策：屋内喫煙可能場所あり
＜勤務地詳細2＞
プロジェクト先
住所：神奈川県横浜市
受動喫煙対策：屋内全面禁煙
変更の範囲：会社の定める事業所
＜転勤＞
無
＜オンライン面接＞
可
給与
500万円～801万円
＜賃金形態＞
月給制
補足事項なし
＜賃金内訳＞
月額（基本給）：363,500円～610,500円
＜月給＞
363,500円～610,500円
＜昇給有無＞
有
＜残業手当＞
有
＜給与補足＞
※経験・能力を考慮し、当社規定により決定
■その他固定手当：業務手当（一律10,000円）
■昇給：年1回（7月）
■賞与：年2回（7月・12月）
賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。
勤務時間
9:00～18:00 （所定労働時間：8時間0分）
休憩時間：60分
時間外労働有無：有
休日休暇
年間有給休暇10日～20日（下限日数は、入社半年経過後の付与日数となります）
年間休日日数123日
※年間120日以上（会社カレンダーあり）
■完全週休2日制（土・日）、祝日
■年末年始休暇、年次有給休暇、特別休暇、慶弔公事休暇、看護介護休暇 他
福利厚生
＜社会保険＞
健康保険 有、厚生年金 有、雇用保険 有、労災保険 有
・健康保険（産業機械健康保険組合）
・団体保険
＜各手当・制度補足＞
通勤手当：定期代支給（上限4万円／月）
家族手当：無 補足事項なし
住宅手当：無 補足事項なし
寮社宅：借り上げ社宅制度有
厚生年金基金：無 補足事項なし
退職金制度：勤続3年以上※福利厚生欄参照
＜定年＞
60歳
最年長の雇用実績70歳
＜育休取得実績＞
有
＜教育制度・資格補助補足＞
OJT
＜その他補足＞
■産休・育休制度
■慶弔見舞金支給制度
■紹介報奨金制度
■借り上げ社宅制度
■転居支度金制度
■退職金制度
■団体保険有