【横浜市】UVM/SystemVerilog検証エンジニア／土日祝日休み・年休121日／住宅手当あり

ASIC/SoC設計

CAD/EDAエンジニア

EDAツール開発者

【横浜市】UVM/SystemVerilog検証エンジニア／土日祝日休み・年休121日／住宅手当あり

～従業員1000名超の技術企業（全完成車メーカー・Tier1企業と取引)／フレックスタイム制度有り／土日祝日休み／長期休暇ありで働きやすい環境／住宅手当・家族手当有～

■具体的な業務内容
・半導体・LSIのロジック検証業務
・要求仕様書をもとにした検証項目・検証仕様の策定
・SystemVerilog／UVMを用いた検証環境の構築
・シミュレーション実行および機能検証
・Xcelium、Verdi等のEDAツールを活用したデバッグ・不具合解析
・検証結果の分析および回路設計部門へのフィードバック
・Gitを用いたソースコード管理
・Redmineを用いた課題・進捗管理
・Python、Perl、Shell等を用いた検証業務の自動化・効率化
・Linux環境での開発・運用

■就業環境：
・年休121日、土日祝日休み（年3回の大型連休有）、フルフレックス制度導入など、プライベートも大切にできる環境です。
・月平均残業も20時間程度です。
・福利厚生が充実しており、住宅手当（12,000円～22,000円）や家族手当（配偶者：6,200円　子：9,000円～14,000円）があります。

■当社の特徴：
◇手掛けている領域は、自動車分野が7～8割ほどを占めます。内容としては、パワートレインやモーター、ブレーキ、メーター等、あらゆるパーツに及びます。
◇顧客には国内の完成車メーカーおよび、そのTier1と呼ばれる大手パーツメーカーを網羅しているほか、大手の電機／機械メーカー、SIerが顔を揃えております。

変更の範囲：会社の定める業務