【みなとみらい】レイアウト設計技術マネージャー★TSMCグループ／転勤無／年休129日／土日祝休み

ASIC/SoC設計

CAD/EDAエンジニア

デジタルIC設計

【みなとみらい】レイアウト設計技術マネージャー★TSMCグループ／転勤無／年休129日／土日祝休み

～半導体受託生産会社最大手のTSMCグループ唯一の『半導体製品・設計開発メーカー』／スキルアップサポート制度／世界の大手企業の製品（AI、カメラ、車載、スマホ、VR等）の開発に携わることが可能／転勤無／完全週休二日制（土日祝）～

ChipおよびBlockのレイアウト設計を中心に、TopからWhole-Chipまで幅広い物理設計業務を担当します。
フロアプランニングや電源メッシュの構成検討、自動配置配線、クロックツリー合成、STAによるタイミング検証と収束対応まで、物理実装の中核となる工程に一貫して携わるポジションです。

また、DRC、LVS、SI、IR Dropなどのサインオフ検証を通じて、性能、面積、消費電力、信頼性のバランスを考えながら、製品全体の物理設計を最適化していきます。Cadence InnovusやSynopsys ICC2、Fusion Compilerなどのツールを活用し、実務に即した高度な設計経験を積むことができます。

■業務詳細：
社内のFEDやDFTメンバーと連携しながら設計を進めるだけでなく、顧客への進捗報告や技術課題の説明、仕様やスケジュールの調整にも関わります。さらに、台湾本社のFlowチームと協力して設計フローや手法の改善を進めるほか、プログラム言語を用いた設計環境の整備や業務効率化にも取り組みます。設計力に加えて、調整力や改善力も発揮しながらプロジェクトを前に進めたい方に適したポジションです。
ASICレイアウトエンジニアは、Blockのレイアウト設計からWhole-Chipレベルの物理実装まで、製品性能を左右する重要な役割を担います。
フロアプランニング、電源設計、自動配置配線、CTS、STA、各種サインオフ検証まで幅広い工程に携わり、性能、面積、消費電力、信頼性の最適なPPAを追求していきます。

また、マネージャーとして、プロジェクト全体の進捗、品質、リソース、リスクを管理し、メンバーの育成・評価や組織運営、他部門との調整、経営層への報告まで幅広く担当しています。

■当社について：
GUCは製品のエンジンとなる ASIC ／ SoCのデジタル半導体設計開発、量産安定供給・販売、及び、アナログIP設計＆供給・販売を行っているTSMCグループ唯一の半導体メーカーです。

変更の範囲：会社の定める業務