掲載中
応募受付中
掲載日：
2026年6月12日
Ｒａｐｉｄｕｓ株式会社
【千歳】TEGレイアウト設計エンジニア/最先端技術で開発中／日本の半導体を世界へ
想定年収
年収1000万円以上、年収700万～1000万円、年収500万～700万円
勤務地
北海道
Smart Overview
【おすすめポイント】
・最先端の2nmプロセス技術と、その先に位置する技術開発に携わるチャンス
・業界の技術者たちと協力しで高い技術力を発揮できる環境
・革新を推進し、半導体市場での未来を共に創造する役割
募集職種
ASIC/SoC設計
デバイス開発エンジニア
前工程プロセス開発
仕事内容
【千歳】TEGレイアウト設計エンジニア/最先端技術で開発中／日本の半導体を世界へ
【業務内容】
2nm世代、及びBeyond 2nmの先端ロジック開発におけるTEGレイアウト設計を担っていただきます。デバイス技術者とプロセスインテグレーション技術者と協働しながら高度なTEGレイアウト設計を遂行していただきます。
【専門性】
半導体TEGレイアウト設計、Kerf設計、Mark設計を主業務とし、より高度な2nm世代、Beyond 2nm世代の技術開発基盤を支える創造的TEG設計に従事していただきます。
【Rapidusについて】
■日本の半導体を再び世界へ
半導体は「産業のコメ」ともいわれる、今やあらゆる技術の開発、進化に欠かせないものとなっています。かつては世界でも最先端の半導体製造国であった日本ですが、現在は海外の半導体やファウンドリが台頭し、日の丸半導体は劣勢にあります。そんな中で最先端の2ナノ半導体及びさらにその先の次世代半導体の国内量産を目指し、設立されたのが当社です。
■産官学連携について
大手企業8社から総額73億円の出資を受け、「ポスト5G基金事業」による次世代半導体の研究開発プロジェクトの委託先として新エネルギー・産業技術総合開発機構（NEDO）から開発事業費700億円を受けています。また、技術研究組合最先端半導体技術センター（LSTC）と連携して2020年代後半に2nm世代の最先端ロジック半導体の短TATによる量産実現を目指しています。
変更の範囲：会社の定める業務
求めている人材
＜応募資格/応募条件＞
■必須条件：
※下記いずれかのご経験
・半導体TEGレイアウト設計（デジタル回路論理設計、レイアウト設計、設計フロー構築、自動配置配線ツール、PCell (Parameterized Cell) 設計）
・デバイス開発
・プロセスインテグレーション開発
＜語学力＞
歓迎条件：英語中級
勤務地
IIM（千歳工場）
住所：北海道千歳市
受動喫煙対策：屋内全面禁煙
変更の範囲：会社の定める事業所（リモートワーク含む）
＜転勤＞
当面なし
＜在宅勤務・リモートワーク＞
相談可
＜オンライン面接＞
可
給与
500万円～900万円
＜賃金形態＞
年俸制
＜賃金内訳＞
年額（基本給）：5,000,000円～9,000,000円
＜月額＞
416,666円～750,000円（12分割）
＜昇給有無＞
有
＜残業手当＞
有
＜給与補足＞
経験とスキル、現職水準を考慮して決定します。
賃金はあくまでも目安の金額であり、選考を通じて上下する可能性があります。
月給(月額)は固定手当を含めた表記です。
勤務時間
フレックスタイム制（フルフレックス）
休憩時間：60分
時間外労働有無：有
＜標準的な勤務時間帯＞
8:30～17:00
休日休暇
年間有給休暇6日～10日（下限日数は、入社直後の付与日数となります）
年間休日日数120日
年末年始、創立記念日（8/10）・年次有給休暇（初年度6日～10日、勤続年数に応じて最大20日）
福利厚生
＜各手当・制度補足＞
通勤手当：補足事項なし
社会保険：補足事項なし
厚生年金基金：補足事項なし
＜定年＞
65歳
＜教育制度・資格補助補足＞
OJTでの研修教育を想定
＜その他補足＞
補足事項なし